基于CPCI总线的旋转式捷联系统硬件平台及其导航解算方法技术方案

基于CPCI总线的旋转式捷联系统硬件平台及其导航解算方法，涉及一种硬件平台。为了解决目前捷联系统的硬件平台的系统解算频率低和抗干扰能力差的问题。它的信号融合扩展板完成对光纤陀螺信号及加速度计信号采集模块采集的三路陀螺信号和三路加速度计信号的高速数据传输、旋转机构位置控制和反馈、外界组合导航信息的接收，将所述信号经过融合处理消除信号受高频噪声影响后，将融合处理后的三路陀螺信号及三路加速度计信号的发送到CPCI桥接芯片的FIFO的缓冲区，导航解算模块通过CPCI总线接口电路访问CPCI桥接芯片的FIFO的缓冲区，对所述信号进行算法误差补偿和导航解算，输出导航信号。它用于光纤陀螺旋转式捷联惯导系统。

【技术实现步骤摘要】

【技术保护点】
基于CPCI总线的旋转式捷联系统硬件平台，其特征在于，它包括光纤陀螺信号及加速度计信号采集模块(1)、信号融合扩展板(2)和导航解算模块(3)；所述信号融合扩展板(2)包括FPGA电路(2?1)、CPCI桥接芯片(2?2)和CPCI总线接口电路(2?9)，光纤陀螺信号及加速度计信号采集模块(1)，用于采集的三路陀螺信号及三路加速度计信号，并将采集的三路陀螺信号和三路加速度计信号发送给FPGA电路(2?1)；CPCI桥接芯片(2?2)，用于实现FPGA电路(2?1)与导航解算模块(3)的数据交换；CPCI总线接口电路(2?9)，用于实现三路陀螺及三路加速度计信号通过FPGA和CPCI桥接芯片(2?2)与标准CPCI信号的转换，通过DMA方式实现CPCI总线到导航解算模块(3)的数据存储；导航解算模块(3)，用于通过CPCI总线接口电路(2?9)访问CPCI桥接芯片(2?2)的FIFO的缓冲区，对三路陀螺信号及三路加速度计信号进行算法误差补偿和导航解算，并输出导航信号发送给旋转式捷联捷联系统的显控装置；所述FPGA电路(2?1)，用于接收三路陀螺信号及三路加速度计信号，还用于对旋转机构的位置及旋转速度进行控制，还用于检测旋转机构的实际位置及旋转速度，还用于接收旋转式捷联捷联系统的GPS及DVL电路的组合导航信息，还用于将三路陀螺信号及三路加速度计信号进行融合处理消除信号受高频噪声影响，并将融合处理后的三路陀螺信号及三路加速度计信号的发送到CPCI桥接芯片(2?2)的FIFO的缓冲区。...

【技术特征摘要】

【专利技术属性】
技术研发人员：高伟，王国臣，夏秀玮，吴磊，于强，李海军，张润峰，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：