【技术实现步骤摘要】
【国外来华专利技术】包含半导体元件的存储器装置
[0001]本专利技术关于包含半导体元件的存储器装置。
技术介绍
[0002]近年来,在大型集成电路(LSI)技术开发上,一直在追求存储器装置的高度积体化及高性能化。
[0003]通常的平面型金属氧化物半导体(MOS)晶体管,具有在沿着半导体基板的上表面的水平方向延伸的通道(channel)。相对于此,环绕式栅极晶体管(SGT)具有在与半导体基板的上表面垂直的方向延伸的通道(参照例如专利文献1及非专利文献1)。因此,与平面型MOS晶体管相比,SGT可达成更高密度化的半导体装置。将该SGT用作为选择晶体管,可实现例如连接有电容的动态随机存取存储器(DRAM)(参照例如非专利文献2)、连接有电阻值变化元件的相变化存储器(PCM,Phase Change Memory)(参照例如非专利文献3)、电阻式随机存取存储器(RRAM,Resistive Random Access Memory)(参照例如非专利文献4)、利用电流使磁化方向变化而使电阻值变化的磁阻式随机存取存储器(MRAM,Magneto
‑
resistive Random Access Memory)(参照例如非专利文献5)等的高度积体化。另外,还有例如不包含电容,只用一个MOS晶体管构成的DRAM存储器单元(参照例如非专利文献7)。本申请为关于不包含电阻值变化元件或电容的可只用MOS晶体管构成的动态快闪存储器(dynamic flash memory)。
[0004]图15A至15D显示前述的不包含电 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体存储器装置,包括:半导体基材,在基板上直立于垂直方向、或沿着该基板在水平方向延伸;第一杂质层及第二杂质层,配置于该半导体基材的两端;第一栅极绝缘层,围绕该第一杂质层与该第二杂质层之间的该半导体基材的侧面的一部分或全部,且与该第一杂质层接触或接近;第二栅极绝缘层,围绕该半导体基材的侧面的一部分或全部,且与该第一栅极绝缘层连接,与该第二杂质层接触或接近;第一栅极导体层,覆盖该第一栅极绝缘层;第二栅极导体层,覆盖该第二栅极绝缘层;第一绝缘层,配置于该第一栅极导体层与该第二栅极导体层之间;第一配线导体层,连接到该第一杂质层;第二配线导体层,连接到该第二杂质层;第三配线导体层,连接到该第一栅极导体层;以及第四配线导体层,连接到该第二栅极导体层,其中,该半导体基材包含一通道半导体层,该通道半导体层由被该第一栅极绝缘层所覆盖的第一通道半导体层及被该第二栅极绝缘层所覆盖的第二通道半导体层所构成,该通道半导体侧面整体被该第一栅极绝缘层及该第二栅极绝缘层包围,或被包含该第一栅极绝缘层及该第二栅极绝缘层的绝缘材料层包围,控制施加于该第一配线导体层、该第二配线导体层、该第三配线导体层及该第四配线导体层的电压,以通过进行以下动作而进行存储器写入动作:利用在该第一杂质层与该第二杂质层之间流通的电流使撞击游离化现象在该第一通道半导体层与该第二通道半导体层间的第一交界区域、或第一杂质层与第一通道半导体层间的第二交界区域、或第二杂质层与第二通道半导体层间的第三交界区域发生的动作;进行使产生的电子群及产生的空穴群之中的该电子群从该第一杂质层或该第二杂质层排除掉的动作;以及进行使该空穴群的一部分或全部残留在该第一通道半导体层及该第二通道半导体层的任一方或两方的动作,控制施加于该第一配线导体层、该第二配线导体层、该第三配线导体层及该第四配线导体层的电压,将该空穴群之中的残留空穴群从该第一杂质层及该第二杂质层的一方或两方去除掉,而进行存储器清除动作。2.根据权利要求1所述的半导体存储器装置,其中,通过进行该存储器清除动作,而将该第一杂质层与该第一通道半导体层之间的第一PN接面、及该第二杂质层与该第二通道半导体层之间的第二PN接面保持在逆偏压状态。3.根据权利要求1所述的半导体存储器装置,其中,该第一配线导体层为源极线,该第二配线导体层为位元线,该第三配线导体层及该第四配线导体层之中的一者为字符线,另一者为第一驱动控制线,且施加电压于该源极线、该位元线、该第一驱动控制线及该字符线来选择性地进行该存储器清除动作及该存储器写入动作。4.根据权利要求1所述的半导体存储器装置,其中,俯视时,该第二配线导体层与该第三配线导体层及该第四配线导体层正交。5.根据权利要求1所述的半导体存储器装置,其中,
该第一栅极导体层与该第一通道半导体层之间的第一栅极电容比该第二栅极导体层与该第二通道半导体层之间的第二栅极电容大。6.根据权利要求5所述的半导体存储器装置,其中,通过使该第一栅极导体层的第一通道长度比该第二栅极导体层的第二通道长度长、使该第一栅极绝缘层比该第二栅极绝缘层薄、使该第一栅极绝缘层的相对介电常数比该第二栅极绝缘层的相对介电常数大之中的任一方式、或这些方式的任意组合,而使该第一栅极电容比该第二栅极电容大。7.根据权利要求1所述的半导体存储器装置,其中,该第一杂质层及该第二杂质层为N型半导体层,该第一通道半导体层及该第二通道半导体层为P型半导体层或中性半导体层,在该存储器清除动作开始时,通过空穴群排除动作及接续的已排除空穴群排除停止动作而进行该存储器清除动作,该空穴群排除动作使该第二杂质层的电压变为低于该第二通道半导体层的电压,使该...
【专利技术属性】
技术研发人员:作井康司,原田望,
申请(专利权)人:新加坡优尼山帝斯电子私人有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。