半导体存储器装置和在其中执行行锤击处理操作的方法制造方法及图纸

公开了半导体存储器装置和在其中执行行锤击处理操作的方法。所述半导体存储器装置包括：存储器单元阵列，存储器单元阵列中具有多行存储器单元；以及行锤击处理器，被配置为在对存储器单元的所述多行执行刷新操作时生成刷新地址。行锤击处理器(RHH)包括：权重分配器，被配置为：接收多个行地址，将权重分配给由此接收的所述多个行地址中的每个，并且生成与所述多个行地址中的每个对应的权重数据。RHH还包括攻击地址生成器，被配置为：基于权重数据来确定存储器单元的行的攻击地址；以及刷新地址生成器，被配置为：接收攻击地址并生成刷新地址，刷新地址包括邻近攻击地址的存储器单元行的地址信息。元行的地址信息。元行的地址信息。

【技术实现步骤摘要】
半导体存储器装置和在其中执行行锤击处理操作的方法
[0001]本申请要求于2022年1月11日提交的第10
‑
2022
‑
0004000号韩国专利申请和于2022年4月26日提交的第10
‑
2022
‑
0051267号韩国专利申请的优先权，所述韩国专利申请的公开通过引用包含于此。


[0002]本公开的实施例涉及集成电路装置，更具体地，涉及半导体存储器装置以及操作其的系统和方法。

技术介绍

[0003]半导体存储器装置可被分类为在电源被关闭时存储的数据消失的易失性存储器装置(诸如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))、或者即使在电源被关闭时存储的数据也被保留的非易失性存储器装置(诸如，闪存装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM))。
[0004]易失性存储器装置(诸如，动态随机存取存储器(DRAM))的数据通常基于存储在电容器中的电荷被确定。因为存储在电容器中的电荷可能在各种条件下随时间泄漏，所以易失性存储器装置可周期性地执行刷新操作以便补充丢失的电荷。此外，随着存储器装置按比例缩小，邻近字线之间的空间(或距离)减小。在这些情况下，与邻近字线连接的存储器单元的电荷遭受的影响由于一条字线的电压分布而增加。具体地，在相对短的时间间隔内重复访问一条字线的情况下，可能发生这样的行锤击(row hammer)现象：存储在与邻近于使能的字线的字线连接的存储器单元中的数据由于使能的字线的重复波动电压而丢失。

技术实现思路

[0005]本公开的实施例提供了一种能够抑制行锤击操作的寄生效应使得电特性被改善的存储器装置。
[0006]根据实施例，一种半导体存储器装置包括：存储器单元阵列，存储器单元阵列中具有多行存储器单元；以及行锤击处理器，在对所述多个存储器单元行执行刷新操作时生成刷新地址。行锤击处理器包括：权重分配器，接收多个行地址，将权重分配给由此接收的所述多个行地址中的每个，并且生成与所述多个行地址中的每个对应的权重数据。行锤击处理器还包括：攻击地址生成器，基于权重数据来确定攻击地址从而生成攻击地址；以及刷新地址生成器，接收攻击地址并生成刷新地址，刷新地址包括与攻击存储器单元行邻近的存储器单元行的地址信息。
[0007]根据实施例，一种半导体存储器装置的行锤击处理操作方法包括：按时间顺序接收多个行地址；将权重分别分配给所述多个行地址，以生成权重数据；基于权重数据来确定攻击地址，以生成攻击地址；基于攻击地址生成刷新地址，刷新地址包括与攻击存储器单元行靠近的邻近存储器单元行的地址信息；以及基于刷新地址对多个存储器单元行执行刷新操作。
[0008]根据另一实施例，一种半导体存储器装置包括：存储器单元阵列，存储器单元阵列中具有多个存储器单元行；以及行锤击处理器，在对所述多个存储器单元行执行刷新操作时生成刷新地址。行锤击处理器包括：(i)权重分配器，按时间顺序接收多个行地址，将权重分配给由此接收的所述多个行地址中的每个，并生成与所述多个行地址中的每个对应的权重数据；(ii)权重计数器，基于权重数据执行计数操作，并且对所述多个行地址中的每个生成计数数据；(iii)攻击地址生成器，基于计数数据来确定攻击地址，以生成攻击地址；以及(iv)刷新地址生成器，接收攻击地址并生成刷新地址，刷新地址包括与攻击存储器单元行邻近的存储器单元行的地址信息。
附图说明
[0009]通过参照附图详细描述本公开的实施例，本公开的上面和其他目的和特征将变得清楚。
[0010]图1是示出根据本公开的实施例的存储器系统的框图。
[0011]图2是示出根据本公开的实施例的存储器装置的框图。
[0012]图3是示出图2的行锤击处理器的示例的示图。
[0013]图4是示出图3的行锤击处理器的行锤击处理操作方法的流程图。
[0014]图5是示出顺序地输入到图3的行锤击处理器的刷新使能信号以及访问信号的示图。
[0015]图6是示出行地址如何根据图5的信号按时间顺序被存储在图3的访问窗中的示图。
[0016]图7是示出权重数据如何按时间顺序被存储在图3的权重表中的示图。
[0017]图8是示出图7的实施例的示图。
[0018]图9和图10是用于描述攻击地址生成器如何生成攻击地址的示图。
[0019]图11是示出图2的行锤击处理器的另一示例的示图。
[0020]图12是示出图11的行锤击处理器的行锤击处理操作方法的流程图。
[0021]图13是示出顺序地输入到图11的行锤击处理器的访问信号、复位信号和使能信号的示图。
[0022]图14是示出计数数据如何按时间顺序被存储在图11的计数寄存器中(根据图5和图6的时序)的示图。
[0023]图15是示出图14的实施例的示图。
[0024]图16是用于描述攻击地址生成器如何确定攻击地址的示图。
具体实施方式
[0025]下面，以使本领域技术人员容易实施本公开的程度详细且清楚地描述本公开的实施例。
[0026]作为示出根据本公开的实施例的存储器系统10的框图的图1包括存储器装置100和存储器控制器200。存储器控制器200可被配置为通过经由存储器接口将各种类型的信号提供给存储器装置100来控制存储器操作，诸如，读取操作或写入操作。例如，存储器控制器200可将命令/地址CA提供给存储器装置100以访问存储器单元阵列130的数据“DATA”。命
令/地址CA可包括命令。该命令可包括用于正常存储器操作(诸如，数据读取操作或数据写入操作)的激活命令、预充电命令以及用于行锤击(row hammer)处理操作的刷新命令。
[0027]激活命令可表示用于出于将数据写入存储器单元阵列130或从存储器单元阵列130读取数据的目的而将存储器单元阵列130的状态切换到激活状态的命令。包括在存储器单元阵列130中的存储器单元可基于激活命令被驱动。
[0028]在说明书中，访问可表示包括在存储器单元阵列130中的存储器单元行根据激活命令和存储器控制器200的地址被驱动。相反，预充电命令可表示用于在数据写入或读取操作完成之后将存储器单元阵列130的状态从激活状态切换到待机状态的命令。刷新命令可表示用于对存储器单元阵列130执行刷新操作的命令。
[0029]存储器控制器200可根据来自存储器系统10的外部主机的请求，访问存储器装置100。存储器控制器200可被配置为通过使用各种协议与主机通信。
[0030]存储器装置100可以是作为基于半导体元件的存储装置。在一个实施例中，存储器装置100可包括随机存取存储器(RAM)，诸如，动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、静态随机存取存储器(SRAM)、双倍数据速率(DDR)同步DRAM(SDRAM)、DDR2 SDRAM、DDR3 本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：存储器单元阵列，存储器单元阵列中具有多行存储器单元；以及行锤击处理器，被配置为在对所述多行存储器单元执行刷新操作时生成刷新地址，所述行锤击处理器包括：权重分配器，被配置为：接收多个行地址，将权重分配给由此接收的所述多个行地址中的每个，并且生成与所述多个行地址中的每个对应的权重数据，攻击地址生成器，被配置为：基于权重数据来确定存储器单元的行的攻击地址，以及刷新地址生成器，被配置为：接收攻击地址并生成刷新地址，刷新地址包括邻近于攻击地址的存储器单元行的地址信息。2.根据权利要求1所述的半导体存储器装置，其中，权重分配器包括访问窗和权重表；其中，访问窗被配置为顺序地存储所述多个行地址，并且将权重分配给由此存储的所述多个行地址中的每个；并且其中，权重表被配置为存储分配给所述多个行地址中的每个的权重并生成权重数据。3.根据权利要求2所述的半导体存储器装置，其中，访问窗包括被配置为存储所述多个行地址的多个子窗；并且其中，所述多个子窗被配置为将权重分配给存储在所述多个子窗中的所述多个行地址中的每个。4.根据权利要求3所述的半导体存储器装置，其中，权重针对所述多个子窗中的每个不同。5.根据权利要求3所述的半导体存储器装置，其中，在第一时间，所述多个子窗中的第一子窗存储所述多个行地址中的第一行地址；其中，在第二时间，所述多个子窗中的第二子窗存储第一行地址，并且第一子窗存储所述多个行地址中的第二行地址；其中，第一子窗被配置为在第一时间将第一权重分配给第一行地址，并且在第二时间将第一权重分配给第二行地址；并且其中，第二子窗被配置为在第二时间将第二权重分配给第一行地址。6.根据权利要求5所述的半导体存储器装置，其中，第一子窗分配的第一权重的值大于第二子窗分配的第二权重的值。7.根据权利要求1至6中的任一项所述的半导体存储器装置，其中，攻击地址生成器包括权重比较器，权重比较器被配置为确定攻击地址；其中，权重比较器被配置为：设置参考值并将与作为参考值或更大的权重数据对应的行地址确定为攻击地址；并且其中，攻击地址生成器被配置为生成攻击地址。8.根据权利要求7所述的半导体存储器装置，其中，权重比较器被配置为在每次所述多个行地址被接收到时确定攻击地址。9.根据权利要求7所述的半导体存储器装置，其中，行锤击处理器被配置为接收周期性地生成的刷新使能信号；并且其中，当刷新使能信号被接收到时，权重比较器被配置为确定攻击地址。10.根据权利要求1至6中的任一项所述的半导体存储器装置，
其中，行锤击处理器包括被配置为存储刷新地址的地址锁存器；其中，地址锁存器被配置为接收周期性地生成的刷新使能信号；并且其中，当刷新使能信号被接收到时，地址锁存器被配置为输出由此存储的刷新地址。11.一种在半导体存储器装置中执行行锤击处理操作的方法，包括：按时间顺序...

【专利技术属性】
技术研发人员：赵诚珍，柳廷旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：