动态调整单级区块及三级区块比例的控制方法技术

本发明专利技术公开了一种动态调整单级区块及三级区块比例的控制方法，适用于一储存装置中。本发明专利技术的控制方法包括，接收一选择输入；根据选择输入，调整一快闪记忆体的单级区块及三级区块的数量；以及当储存装置被重置时，重新调整快闪记忆体的单级区块及三级区块的数量。整快闪记忆体的单级区块及三级区块的数量。整快闪记忆体的单级区块及三级区块的数量。

【技术实现步骤摘要】
动态调整单级区块及三级区块比例的控制方法


[0001]本专利技术有关于一种控制方法，特别是有关于一种动态调整单级区块及三级区块比例的控制方法。

技术介绍

[0002]一般而言，电脑的记忆体分为挥发性记忆体(volatile memory)与非挥发性记忆体(non
‑
volatile memory)。非挥发生记忆体包括，唯读记忆体(ROM)、可规化式唯读记忆体(PROM)、可擦可规化式唯读记忆体(EPROM)、以及快闪记忆体。挥发性记忆体包括，动态随机存取记忆体(DRAME)以及静态随机存取记忆体(SRAM)。

技术实现思路

[0003]本专利技术的一实施例提供一种动态调整单级区块及三级区块比例的控制方法，适用于一储存装置中。本专利技术的控制方法包括，接收一选择输入；根据选择输入，调整一快闪记忆体的单级区块及三级区块的数量；以及当储存装置被重置时，重新调整快闪记忆体的单级区块及三级区块的数量。
[0004]本专利技术的另一实施例提供一种储存装置，包括一第一记忆体、一快闪记忆体以及一控制电路。第一记忆体储存一特定文件。快闪记忆体具有多个区块。该等区块之一者作为一单级区块或是一三级区块。单级区块的数量为一第一数值。三级区块的数量为一第二数值。控制电路根据特定文件，调整第一及第二数值。当控制电路被重置时，控制电路根据一选择输入，选择一第二记忆体所储存的多个文件之一者，并利用选择的文件更新特定文件。
[0005]本专利技术的控制方法可经由本专利技术的储存装置来实作，其为可执行特定功能的硬件或固件，亦可以通过程序码方式收录于一纪录媒体中，并结合特定硬件来实作。当程序码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本专利技术的储存装置。
附图说明
[0006]图1为本专利技术的储存装置的示意图。
[0007]图2A为快闪记忆体的单级区块及三级区块的示意图。
[0008]图2B为本专利技术的快闪记忆体的特性曲线。
[0009]图3为本专利技术的控制方法的一可能流程示意图。
[0010]其中，附图标记：
[0011]110、120：储存装置
[0012]111：控制电路
[0013]112、121：记忆体
[0014]113：快闪记忆体
[0015]114、115、210、220：区块
[0016]116、122：输入输出接口
[0017]117：串列总线接口
[0018]IN：选择输入
[0019]SB：特定区块
[0020]SFL：特定文件
[0021]RST：重置信号
[0022]S311～S317：步骤
具体实施方式
[0023]为让本专利技术的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本专利技术说明书提供不同的实施例来说明本专利技术不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本专利技术。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
[0024]图1为本专利技术的储存装置的示意图。如图所示，储存装置110包括一控制电路111、一记忆体112以及一快闪记忆体113。本专利技术并不限定储存装置110的种类。在一可能实施例中，储存装置110为一固态硬盘(solid state drive；SSD)。
[0025]控制电路111动态地调整快闪记忆体113的单级区块(single
‑
level cell；SLC)及三级区块(triple
‑
level cell；TLC)的数量。单级区块的记忆胞储存一位元的数据，而三级区块的记忆胞储存三位元的数据。单级区块的存取速度比三级区块的存取速度快。然而，对于相同数量的区块而言，三级区块所储存的数据量大于单级区块所储存的数据量。
[0026]在一可能实施例中，控制电路111根据一选择输入IN，控制快闪记忆体113的单级区块及三级区块的数量。选择输入IN可能来自一应用程序(application)。举例而言，如果使用者开启一特定应用程序，并点选“速度快”选项，控制电路111可能增加快闪记忆体113的单级区块数量，并减少快闪记忆体113的三级区块的数量。在此例中，单级区块可能占快闪记忆体113所有的区块中的70％，而三级区块可能占快闪记忆体113所有的区块中的30％。然而，如果使用者点选“储存空间大”选项，控制电路111可能减少快闪记忆体113的单级区块数量，并增加快闪记忆体113的三级区块的数量。在此例中，单级区块可能占快闪记忆体113所有的区块中的30％，而三级区块可能占快闪记忆体113所有的区块中的70％。在其它实施例中，选择输入IN可能来自一基本输入输出系统(Basic Input/Output System；BIOS)。在此例中，基本输入输出系统提供多个选项，供使用者选择。控制电路111根据使用者所选择的选项，调整快闪记忆体113的单级区块及三级区块的数量。
[0027]记忆体112耦接控制电路111，并储存一特定文件SFL。特定文件SFL用以指示快闪记忆体113的单级区块及三级区块的数量。本专利技术并不限定记忆体112的种类。在一可能实施例中，记忆体112为一挥发性记忆体，如双倍数据速率同步动态随机存取记忆体(Double Data Rate Synchronous Dynamic Random Access Memory；DDR SRAM)。在一些实施例中，控制电路111利用一串列总线接口(SPI)117与记忆体112沟通。在其它实施例中，记忆体112整合于控制电路111之中。
[0028]在本实施例中，记忆体112具有一特定区块SB，用以储存特定文件SFL。在一可能实施例中，储存装置110更包括一输入输出接口116。输入输出接口116耦接储存装置120。本发
明并不限定输入输出接口116的种类。在一可能实施例中，输入输出接口116为一通用序列总线(Universal Serial Bus，USB)接口、一先进技术附着(advanced technology attachment，ATA)接口、一序列先进技术附着(serial advanced technology attachment，SATA)接口、一快速周边元件互联(peripheral component interconnect express，PCI
‑
E)接口。
[0029]控制电路111通过输入输出接口116与外部的储存装置120沟通。储存装置120独立于储存装置110之外。储存装置120可能为另一固态硬件。本专利技术并不限定储存装置120的内部架构。在一可能实施例中，储存装置120至少具有一记忆体121以及一输入输出接口122。
[0030]记忆体121储存多个文件。每一文件记录快闪记忆体113的单级区块及三级区块的数量。举例而言，假设，记忆体121储存第一至第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态调整单级区块及三级区块比例的控制方法，其特征在于，适用于一第一储存装置中，该控制方法包括：接收一选择输入；根据该选择输入，调整一快闪记忆体的单级区块及三级区块的数量；以及当该第一储存装置被重置时，重新调整该快闪记忆体的单级区块及三级区块的数量。2.如权利要求1所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，根据该选择输入，调整该快闪记忆体的单级区块及三级区块的数量的步骤包括：根据该选择输入，由多个文件中选择一者作为一特定文件。3.如权利要求2所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，更包括：储存该特定文件于一第一记忆体的一特定区块中。4.如权利要求3所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，该等文件储存于一第二储存装置中，该第一及第二储存装置各自独立。5.如权利要求3所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，该等文件储存于该第一记忆体中。6.如权利要求2所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，更包括：储存一表格，该表格记录多个选择输入以及该等文件的对应关系。7.如权利要求1所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，更包括：判断该快闪记忆体的空闲单级区块的数量是否小于一临界值，其中，当该快闪记忆体的空闲单级区块的数量未小于该临界值时，写入数据至该快闪记忆体的空闲单级区块中。8.如权利要求7所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，当该快闪记忆体的空闲单级区块的数量小于该临界值时，写入数据至该快闪记忆体的三级区块中。9.如权利要求7所述的动态调整单级区块及三级区块比例的控制方法，其特征在于，当该快闪记忆体的空闲单级区块的数量小于该临界值时，将该快闪记忆体的至少一单级区块的数据搬移到该快闪记忆体的三级区块中。10.一种动态调整单级区块及三级区块比例的储存装置，其特征在于，包括：一第一记忆体，储存一特定文件；一快闪记忆体，具有多个区块，该等区...

【专利技术属性】
技术研发人员：黄劲勳，廖哲贤，
申请(专利权)人：技嘉科技股份有限公司，
类型：发明
国别省市：