存储系统技术方案

本公开实施例提供一种存储系统，包括：多个存储芯片，每一所述存储芯片被配置为，所述存储芯片内具有用于表征所述存储芯片的工艺角的参数；控制器，所述控制器被配置为，获取每一所述存储芯片的所述参数，并基于所述参数，调整发送至与所述参数相对应的所述存储芯片的读命令的延时。本公开实施例能够改善存储系统的数据传输整齐度。统的数据传输整齐度。统的数据传输整齐度。

【技术实现步骤摘要】
存储系统


[0001]本公开实施例涉及半导体
，特别涉及一种存储系统。

技术介绍

[0002]半导体存储可以分为非易失性存储和易失性存储。动态随机存取存储器(Dynamic Random Access Memory，DRAM)作为易失性存储，具备存储密度高、读写速度快等优点，广泛用于各种电子系统中。
[0003]DRAM系统通常由控制器以及多个存储芯片构成，因制程等差异使得不同的存储芯片的性能也相应具有差异，这将影响DRAM系统的整体性能。

技术实现思路

[0004]本公开实施例提供一种存储系统，至少可以改善存储系统中数据信号传输冲突的问题。
[0005]根据本公开一些实施例中，本公开实施例一方面提供一种存储系统，包括：多个存储芯片，每一所述存储芯片被配置为，所述存储芯片内具有用于表征所述存储芯片的工艺角的参数；控制器，所述控制器被配置为，获取每一所述存储芯片的所述参数，并基于所述参数，调整发送至与所述参数相对应的所述存储芯片的读命令的延时。
[0006]在一些实施例中，所述参数为存储于所述存储芯片内的表征参数。
[0007]在一些实施例中，所述存储芯片包括：非易失性存储模块；所述存储芯片被配置为，在与所述控制器封装之前，获取所述表征参数并将所述表征参数存储至所述非易失性存储模块。
[0008]在一些实施例中，所述非易失性存储模块包括一次可编程存储单元。
[0009]在一些实施例中，所述参数为用于表征所述存储芯片的工艺角的计数值，且所述存储芯片被配置为，在所述存储系统每次上电启动后在预设时间内进行计数并获取所述计数值。
[0010]在一些实施例中，所述存储芯片包括：环形振荡器；计数器，所述计数器与所述环形振荡器连接，用于在预设时间内对所述环形振荡器的振荡周期进行计数，以获取所述计数值；所述控制器与所述环形振荡器以及所述计数器连接，用于控制所述环形振荡器启动振荡并获取所述计数值。
[0011]在一些实施例中，所述环形振荡器的使能信号由所述控制器提供。
[0012]在一些实施例中，所述控制器包括：命令产生模块，用于提供基准读命令；延时模块，用于接收所述基准读命令，并基于所述参数输出相较于所述基准读命令具有延时的所述读命令。
[0013]在一些实施例中，所述延时模块包括：多个串联的反相器，处于首位的所述反相器接收所述基准读命令，且处于尾位的所述反相器输出所述读命令；多个开关，每一所述开关与至少一个所述反相器并联；所述控制器被配置为，基于所述参数控制所述多个开关中导
通的开关的数量。
[0014]在一些实施例中，所有所述反相器的数量为偶数个。
[0015]在一些实施例中，与每一所述开关并联的所述反相器的数量为偶数个。
[0016]在一些实施例中，所述控制器被配置为，在所述存储系统每次上电启动之后，获取每一所述存储芯片的所述参数，并调整发送至与所述参数相对应的所述存储芯片的读命令的延时，直至轮询获取所有所述存储芯片的所述参数，并调整完发送至所有所述存储芯片的读命令的延时。
[0017]在一些实施例中，所述存储芯片还包括：扫描链接口，所述扫描链接口被配置为，基于所述控制器发出的命令信号获取所述参数，并向所述控制器输出所述参数；所述控制器还包括：获取模块，所述获取模块被配置为，向所述扫描链接口发出所述命令信号，并接收所述扫描链接口输出的所述参数。
[0018]在一些实施例中，多个所述存储芯片依次层叠于所述控制器表面。
[0019]在一些实施例中，所述存储系统还包括：承载基板，所述控制器位于所述承载基板表面，且多个所述存储芯片依次层叠于所述承载基板表面。
[0020]本公开实施例提供的技术方案具有以下优点：
[0021]本公开实施例提供的存储系统的技术方案中，每个存储芯片被配置为，存储芯片内具有用于表征存储芯片的工艺角的参数，控制器被配置为，获取每一存储芯片的参数，并基于参数调整发送至参数相对应的存储芯片的读命令的延时，这样，发送至每个存储芯片的读命令的延时基于工艺角可以得到不同的补偿，以弥补由于慢工艺角带来的存储芯片本身数据传输较慢的问题，补偿快工艺角带来的存储芯片本身数据传输较快的问题，使得不同工艺角的存储芯片的数据从数据端口输出的时刻符合预期，提升数据的整齐度，避免不同存储芯片的数据发生传输冲突，改善存储系统的存储性能。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0023]图1为一种存储系统的结构示意图；
[0024]图2为图1提供的存储系统中数据传输示意图；
[0025]图3为本公开实施例提供的存储系统的一种功能模块示意图；
[0026]图4为本公开实施例提供的存储系统的另一种功能模块示意图；
[0027]图5为本公开实施例提供的存储系统中延时模块的一种电路结构示意图；
[0028]图6示意出了存储系统中不同存储芯片对应的读命令以及数据的时序图；
[0029]图7为本公开实施例提供的存储系统的一种结构示意图；
[0030]图8为本公开实施例提供的存储系统的另一种结构示意图。
具体实施方式
[0031]图1为一种存储系统的结构示意图，图2为图1提供的存储系统中数据传输示意图。参考图1，存储系统可以包括：控制器13；位于控制器13表面且堆叠设置的多个存储芯片12，
存储芯片12可以为DRAM芯片。
[0032]由于不同存储芯片12存在制程差异，使得不同存储芯片12表现出来的电学性能也存在差异，例如不同存储芯片12内晶体管的阈值电压或者导通电流不同，从而导致不同存储芯片12内部的数据传输延时也不同，这将导致控制器13接收的来自不同存储芯片12的数据信号不整齐(skew)，不同数据信号的位准不一致，不同存储芯片12的数据信号存在冲突等，影响存储系统的整体性能。具体地，参考图2，图2中示例一为两个存储芯片12对应的数据信号的理想传输示意图，其中DQ1和DQ2分别为不同的存储芯片12对应传输至控制器13的数据信号，图2中示例二为两个存储芯片12对应的数据信号的实际传输示例图，DQ1对应具有慢工艺角的存储芯片12，DQ2对应具有快工艺角的存储芯片12，在实际传输过程中，DQ1数据还未传输完则DQ2的数据已经开始传输，这就导致DQ1和DQ2发生数据冲突(data confliction)，造成存储系统的存储性能变差。
[0033]基于此，本公开实施例提供一种存储系统，在存储系统上电启动后，控制器获取存储芯片用于表征工艺角的参数，并基于参数调整读命令的延时，以改善存储系统的数据冲突问题，提高数据信号对准的整齐度，进而改善存储系统的读写性能。
[0034]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，其特征在于，包括：多个存储芯片，每一所述存储芯片被配置为，所述存储芯片内具有用于表征所述存储芯片的工艺角的参数；控制器，所述控制器被配置为，获取每一所述存储芯片的所述参数，并基于所述参数，调整发送至与所述参数相对应的所述存储芯片的读命令的延时。2.如权利要求1所述的存储系统，其特征在于，所述参数为存储于所述存储芯片内的表征参数。3.如权利要求2所述的存储系统，其特征在于，所述存储芯片包括：非易失性存储模块；所述存储芯片被配置为，在与所述控制器封装之前，获取所述表征参数并将所述表征参数存储至所述非易失性存储模块。4.如权利要求3所述的存储系统，其特征在于，所述非易失性存储模块包括一次可编程存储单元。5.如权利要求1所述的存储系统，其特征在于，所述参数为用于表征所述存储芯片的工艺角的计数值，且所述存储芯片被配置为，在所述存储系统每次上电启动后在预设时间内进行计数并获取所述计数值。6.如权利要求5所述的存储系统，其特征在于，所述存储芯片包括：环形振荡器；计数器，所述计数器与所述环形振荡器连接，用于在预设时间内对所述环形振荡器的振荡周期进行计数，以获取所述计数值；所述控制器与所述环形振荡器以及所述计数器连接，用于控制所述环形振荡器启动振荡并获取所述计数值。7.如权利要求6所述的存储系统，其特征在于，所述环形振荡器的使能信号由所述控制器提供。8.如权利要求1所述的存储系统，其特征在于，所述控制器包括：命令产生模块，用于提供基准读命令；延时模块，用于接收所述基准读命令，并基于所述参数输出相...

【专利技术属性】
技术研发人员：寗树梁，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：