访问存储器单元的方法、半导体存储器装置和存储器系统制造方法及图纸

公开了访问存储器单元的方法、半导体存储器装置和存储器系统。所述方法包括激活存储器单元的多个行中的特定行，以及响应于确定集中激活发生在特定行而翻转存储在特定行的存储器单元中的数据位。器单元中的数据位。器单元中的数据位。

【技术实现步骤摘要】
访问存储器单元的方法、半导体存储器装置和存储器系统
[0001]本专利申请要求于2021年8月24日在韩国知识产权局提交的第10
‑
2021
‑
0111938号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]在此描述的本公开的实施例涉及一种电子装置，更具体地，涉及用于在特定存储器单元行被频繁激活时防止邻近存储器行中的数据丢失的方法及执行所述方法的半导体存储器装置。

技术介绍

[0003]半导体存储器装置可包括按行和列布置的存储器单元。当激活或访问存储器单元的特定行时，在特定行中的存储器单元处可发生电压变化。电压变化可对与特定行邻近的行中的存储器单元造成应力。该应力可导致存储在邻近行中的数据丢失或改变。

技术实现思路

[0004]本公开的实施例提供了一种能够补偿或抑制来自特定行中的存储器单元的集中激活的应力的方法和半导体存储器装置、以及包括其的存储器控制器的操作方法。
[0005]根据一个实施例，一种用于访问按行和列布置的存储器单元的方法包括：激活存储器单元的多个行中的特定行；以及响应于确定集中激活发生在特定行，翻转存储在特定行的存储器单元中的数据位。
[0006]根据一个实施例，一种半导体存储器装置包括：垫，与外部装置连接；存储器单元阵列，包括按行和列布置的存储器单元；感测放大器，通过位线与存储器单元的列连接；行解码器，通过字线与存储器单元的行连接；缓冲器电路，连接在感测放大器与所述垫之间；以及控制逻辑。响应于确定激活命令被接收，行解码器激活存储器单元的多个行中的一行，并且感测放大器存储激活行的存储器单元的数据位。响应于确定集中激活发生在激活行，控制逻辑控制所述半导体存储器装置，使得存储在感测放大器中的激活行的存储器单元的数据位被翻转。
[0007]根据一个实施例，一种存储器系统包括：半导体存储器装置，包括按行和列布置的存储器单元；以及存储器控制器，将行地址和激活命令发送到半导体存储器装置。半导体存储器装置响应于激活命令而激活存储器单元的多个行之中的与行地址对应的行，并且半导体存储器装置响应于确定集中激活发生在激活行而翻转存储在激活行的存储器单元中的数据位。
附图说明
[0008]通过参照附图详细描述本公开的实施例，本公开的以上以及其他目的和特征将变得清楚。
[0009]图1示出根据本公开的实施例的存储器系统。
[0010]图2示出根据本公开的实施例的存储器单元阵列。
[0011]图3示出存储器系统出于防止数据位错误的目的而操作的示例。
[0012]图4示出根据本公开的实施例的半导体存储器装置。
[0013]图5示出与图4的半导体存储器装置的一个存储体组对应的感测放大器和局部门控电路的示例。
[0014]图6示出图4的半导体存储器装置的缓冲器电路的示例。
[0015]图7示出根据本公开的实施例的图4的半导体存储器装置的操作方法的示例。
[0016]图8示出控制逻辑确定集中激活是否发生在激活行的处理的示例。
[0017]图9示出半导体存储器装置确定与翻转操作和刷新操作相关联的集中激活的处理的示例。
[0018]图10示出根据本公开的实施例的半导体存储器装置调整用于确定集中激活的参考值的处理的示例。
[0019]图11示出半导体存储器装置在基于图3的第二策略针对攻击行执行翻转操作时执行写入操作的处理的示例。
[0020]图12示出半导体存储器装置在基于图3的第二策略针对攻击行执行翻转操作时执行写入操作的处理的示例。
[0021]图13示出根据本公开的实施例的半导体存储器装置。
[0022]图14示出根据本公开的实施例的图13的半导体存储器装置的操作方法的示例。
[0023]图15示出根据本公开的实施例的存储器系统的操作方法的示例。
[0024]图16示出根据本公开的实施例的电子装置的示例。
具体实施方式
[0025]下面，将以本领域技术人员可实现专利技术的实施例的程度详细且清楚地描述本公开的实施例。在下文中使用的术语“和/或”意在包括关于该术语的所列项中的任何一个或者所列项中的一些的组合。
[0026]图1示出根据本公开的实施例的存储器系统10。参照图1，存储器系统10可包括半导体存储器装置100和存储器控制器200。
[0027]半导体存储器装置100可包括各种存储器(诸如，静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻式RAM(RRAM))中的至少一者。
[0028]半导体存储器装置100可利用包括两个或更多个存储器封装件的存储器模块来实现。例如，存储器模块可基于双列直插式存储器模块(DIMM)来实现。又例如，半导体存储器装置100可利用直接安装在电子装置的板上的嵌入式存储器来实现。
[0029]存储器控制器200可根据外部主机装置(例如，中央处理器或应用处理器)的请求而访问半导体存储器装置100。例如，存储器控制器200可向半导体存储器装置100提供命令CMD、地址ADDR、第一控制信号CS1和时钟信号CK。存储器控制器200可从半导体存储器装置100接收第二控制信号CS2。
[0030]存储器控制器200可基于命令CMD、地址ADDR、第一控制信号CS1、时钟信号CK和第二控制信号CS2而与半导体存储器装置100交换数据信号DQ和数据选通信号DQS。数据选通
信号DQS可以是指示用于锁存数据信号DQ的时序的切换信号。
[0031]图2示出根据本公开的实施例的存储器单元阵列110a和110b以及感测放大器120。存储器单元阵列110a和110b可包括在半导体存储器装置100中。作为一个实施例，存储器单元阵列110a和110b包括在利用DRAM实现的半导体存储器装置100中的示例被示出。然而，本公开不限于存储器单元阵列110a和110b包括在利用DRAM实现的半导体存储器装置100中的示例。
[0032]参照图2，存储器单元阵列110a可包括按行和列布置的多个存储器单元MCa，并且存储器单元阵列110b可包括按行和列布置的多个存储器单元MCb。存储器单元MCa的行可与字线WL1a和WL2a连接。存储器单元MCb的行可与字线WL1b和WL2b连接。存储器单元MCa的列可与位线BL1a、BL2a和BL3a连接。存储单元MCb的列可与位线BL1b、BL2b和BL3b连接。在一个实施例中，行可被理解为具有与字线相同的含义或与其类似的含义。虽然图2中示出4条字线、6条位线和12个存储器单元，但是字线的数量、位线的数量和存储器单元的数量不限于此。
[0033]存储器单元阵列110a和110b可成对地实现。字线WL1a和WL2a可分别与字线WL1b和WL2b配对。例如，当字线WL1a被激活时，配对的字线WL1b也可一起被激活。同样本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于访问按行和列布置的存储器单元的方法，所述方法包括：激活存储器单元的多个行中的特定行；以及响应于确定集中激活发生在特定行，翻转存储在特定行的存储器单元中的数据位。2.根据权利要求1所述的方法，其中，响应于确定集中激活发生在特定行而翻转存储在特定行的存储器单元中的数据位的步骤包括：响应于确定特定行被激活的次数或特定行被激活的频率达到阈值，翻转存储在特定行的存储器单元中的数据位。3.根据权利要求2所述的方法，还包括：响应于确定集中激活连续发生在特定行，减小所述阈值。4.根据权利要求3所述的方法，还包括：响应于确定存储在特定行的相邻行中的至少一个的存储器单元中的数据位被刷新，将所述阈值初始化为初始值。5.根据权利要求2所述的方法，还包括：响应于确定存储在特定行的相邻行中的至少一个的存储器单元中的数据位被刷新，初始化特定行被激活的次数或特定行被激活的频率。6.根据权利要求1所述的方法，还包括：响应于确定集中激活发生在特定行，刷新存储在与特定行邻近的相邻行的存储器单元中的数据位。7.根据权利要求1所述的方法，其中，响应于确定集中激活发生在特定行而翻转存储在特定行的存储器单元中的数据位的步骤包括：响应于确定集中激活连续发生在特定行，交替地执行翻转存储在特定行的存储器单元中的数据位的操作和刷新存储在与特定行邻近的相邻行的存储器单元中的数据位的操作。8.根据权利要求1至7中的任一项所述的方法，还包括：存储指示存储在特定行的存储器单元中的数据位是否由于翻转而被反相的数据位的信息。9.根据权利要求8所述的方法，还包括：接收与特定行的存储器单元中的至少一些存储器单元相关联的写入命令和写入数据；以及基于所述信息选择性地对写入数据进行反相，以便被写入存储器单元中的所述至少一些存储器单元。10.根据权利要求8所述的方法，还包括：接收与特定行的存储器单元中的至少一些存储器单元相关联的读取命令；从存储器单元中的所述至少一些存储器单元读取数据；以及基于所述信息选择性地对读取数据进行反相并输出。11.一种半导体存储器装置，包括：垫，被配置为与外部装置连接；存储器单元阵列，包括按行和列布置的存储器单元；感测放大器，通过位线与存储器单元的列连接；行解码器，通过字线与存储器单元的行连接；
缓冲器电路，连接在感测放大器与所述垫之间；以及控制逻辑，其中，响应于确定激活命令被接收，行解码器激活存储器单元的多...

【专利技术属性】
技术研发人员：宋元亨，柳廷旻，赵诚珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：