具有高压器件的半导体器件结构制造技术

提供了一种高压半导体器件结构。高压半导体器件结构包括半导体衬底，半导体衬底中的源极环和半导体衬底中的漏极区域。高压半导体器件结构还包括围绕源极环的侧面和底部的掺杂环以及围绕漏极区域和掺杂环的侧面和底部的阱区。阱区的导电类型与掺杂环的导电类型相反。高压半导体器件结构还包括导体，该导体电连接到漏极区域并且在阱区的外围上方并且横穿阱区的外围延伸。另外，高压半导体器件结构包括在导体和半导体衬底之间的屏蔽元件环。屏蔽元件环在阱区的外围上方延伸并横穿阱区的外围。本发明专利技术实施例涉及具有高压器件的半导体器件结构。

Semiconductor Device Structures with High Voltage Devices

【技术实现步骤摘要】
具有高压器件的半导体器件结构
本专利技术实施例涉及具有高压器件的半导体器件结构。
技术介绍
半导体集成电路(IC)工业经历了快速增长。IC材料和设计中的技术进步已经产生了几代IC。每一代IC都比上一代IC具有更小和更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积上互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺制造的最小部件(或线))却已减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。高压或超高压金属氧化物半导体(MOS)晶体管器件也已广泛用于各种应用中。超高压金属氧化物半导体场效应晶体管(MOSFET)通常制造为具有共面的漏极和源极区域。通常，超高压MOS晶体管器件可以维持高漏极电压。然而，由于部件尺寸继续减小，高压MOSFET可能更靠近附近的器件。高压MOSFET可能会影响附近器件的操作。
技术实现思路
根据本专利技术的一些实施例，提供了一种高压半导体器件结构，包括：半导体衬底；源极环，位于所述半导体衬底中；漏极区域，位于所述半导体衬底中；掺杂环，围绕所述源极环的侧面和底部；阱区，围绕所述漏极区域和所述掺杂环的侧面和底部，其中，所述阱区的导电类型与所述掺杂环的导电类型相反；导体，电连接至所述漏极区域并在所述阱区的外围上方延伸并横穿所述阱区的外围；以及屏蔽元件环，位于所述导体和所述半导体衬底之间，其中，所述屏蔽元件环在所述阱区的外围上方延伸并横穿所述阱区的外围。根据另一些实施例，还提供了一种半导体器件结构，包括：半导体衬底，具有高压器件区域和低压器件区域；第一阱区，位于所述高压器件区域中，其中，所述第一阱区围绕漏极区域和源极区域的侧面和底部；第二阱区，位于所述低压器件区域中并且与所述第一阱区相邻，其中，所述第二阱区具有与所述第一阱区的导电类型相反的导电类型；导体，电连接到所述漏极区域并延伸穿过所述第一阱区和所述第二阱区之间的界面；以及屏蔽元件环，位于所述导体和所述半导体衬底之间，其中，所述屏蔽元件环覆盖所述第一阱区和所述第二阱区之间的界面。根据本专利技术的又一些实施例，还提供了一种半导体器件结构，包括：高压晶体管，包括：源极区域，位于第二阱区内的第一阱区中；和漏极区域，位于第二阱区中；低压器件，包括掺杂区域，其中，所述掺杂区域的导电类型与所述第二阱区的导电类型相反，并且所述掺杂区域与所述第二阱区相邻；导体，电连接到所述高压晶体管，并且延伸穿过所述低压器件的掺杂区域和所述高压晶体管的第二阱区之间的界面；和屏蔽元件环，位于所述导体和所述掺杂区域之间，其中，所述屏蔽元件环在所述界面上方延伸和横穿所述界面。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的半导体器件结构的布局顶视图。图2A是根据一些实施例的半导体器件结构的布局顶视图。图2B是根据一些实施例的半导体器件结构的截面图。图3是根据一些实施例的半导体器件结构的截面图。图4是根据一些实施例的半导体器件结构的截面图。图5是根据一些实施例的半导体器件结构的截面图。图6是根据一些实施例的半导体器件结构的截面图。图7是根据一些实施例的半导体器件结构的截面图。图8A是根据一些实施例的半导体器件结构的布局顶视图。图8B是根据一些实施例的半导体器件结构的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，在随后的本公开中，将一个部件形成在、连接至、和/或耦合至另一部件可以包括其中部件以直接接触的方式形成的实施例，并且还可以包括其中可以形成附加部件以插入该部件的实施例。使得部件不能直接接触。此外，使用空间相对术语，例如，“下部”，“上部”，“水平”，“垂直”，“之上”，“上方”，“下面”，“下方”，“上”，“下”，“顶部”，“底部”等以及其衍生词(例如，“水平地”，“向下”，“向上”等)以便于描述本公开的一个部件与另一个部件的关系。空间相对术语旨在覆盖包括部件的器件的不同取向。描述了本公开的一些实施例。可以在这些实施例中描述的阶段之前，期间和/或之后提供附加操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将附加部件添加到半导体器件结构中。对于不同的实施例，可以替换或消除下面描述的一些部件。尽管以特定顺序执行的操作讨论了一些实施例，但是可以以另一逻辑顺序执行这些操作。图1是根据一些实施例的半导体器件结构100的布局顶视图。在一些实施例中，半导体器件结构100包括高压器件区域R1，其中形成一个(或多个)高压器件。高压器件可以包括能够在高压下操作的金属氧化物半导体场效应晶体管(MOSFET)。例如，高压器件能够在约250V至约1000V的电压下操作。在一些实施例中，半导体器件结构100还包括低压器件区R2，其中形成一个(或多个)低压器件。低压器件的工作电压低于高压器件的工作电压。在一些实施例中，低压器件区域R2与高压器件区域R1相邻。在一些实施例中，低压器件区域R2横向围绕高压器件区域R1。在一些实施例中，高压器件区域R1中的第一掺杂区域(诸如阱区)与低压器件区域R2中的第二掺杂区域(诸如另一阱区)直接接触。在一些实施例中，第一掺杂区域的导电类型与第二掺杂区域的导电类型相反。例如，高压器件区域R1的第一掺杂区域是n型阱区，并且低压器件区域R2的第二掺杂区域是p型阱区。在一些实施例中，高压器件区域R1具有外围(或边界)102。在一些实施例中，外围102也是高压器件区域R1和低压器件区域R2之间的界面。在一些实施例中，半导体器件结构100包括导体106。导体106包括例如导线。导体106电连接到高压器件区域R1中的高压器件的元件(诸如漏极区域或源极区域)。导体106在高压器件区域R1的外围102上方延伸并且横跨高压器件区域R1的外围102并且进一步在低压器件区域R2上方延伸。在高压器件的操作期间，可以通过导体106将高压施加到高压器件。当高压通过导体106施加到高压器件时，具有高压的导体106可能对低压器件区域R2中的低压器件的操作产生负面影响。例如，反转沟道区可能无意地形成在高压器件和低压器件之间的界面附近，这可能形成导致高泄漏电流的电路径。在一些情况下，低压器件可以形成在远离高压器件的位置处，以防止高泄漏电流。可以设计围绕高压器件区域R1的禁区。低压器件形成在禁区外部，以与高压器件区域保持足够的距离。因此，可以防止低压器件受到高压器件的不利影响。然而，上述设计将占据更大的管芯面积，这对半导体器件结构的按比例缩小产生负面影响。设计灵活性也受到限制。如图1所示，根据一些实施例，形成屏蔽元件104以覆盖高压器件区本文档来自技高网...

【技术保护点】
1.一种高压半导体器件结构，包括：半导体衬底；源极环，位于所述半导体衬底中；漏极区域，位于所述半导体衬底中；掺杂环，围绕所述源极环的侧面和底部；阱区，围绕所述漏极区域和所述掺杂环的侧面和底部，其中，所述阱区的导电类型与所述掺杂环的导电类型相反；导体，电连接至所述漏极区域并在所述阱区的外围上方延伸并横穿所述阱区的外围；以及屏蔽元件环，位于所述导体和所述半导体衬底之间，其中，所述屏蔽元件环在所述阱区的外围上方延伸并横穿所述阱区的外围。

【技术特征摘要】
2017.11.27 US 62/590,808;2018.10.29 US 16/173,7211.一种高压半导体器件结构，包括：半导体衬底；源极环，位于所述半导体衬底中；漏极区域，位于所述半导体衬底中；掺杂环，围绕所述源极环的侧面和底部；阱区，围绕所述漏极区域和所述掺杂环的侧面和底部，其中，所述阱区的导电类型与所述掺杂环的导电类型相反；导体，电连接至所述漏极区域并在所述阱区的外围上方延伸并横穿所述阱区的外围；以及屏蔽元件环，位于所述导体和所述半导体衬底之间，其中，所述屏蔽元件环在所述阱区的外围上方延伸并横穿所述阱区的外围。2.根据权利要求1所述的高压半导体器件结构，其中，所述掺杂环是p型阱区，并且所述阱区是n型掺杂的。3.根据权利要求1所述的高压半导体器件结构，其中，所述屏蔽元件环横向围绕所述阱区、所述源极环和所述漏极区域。4.根据权利要求1所述的高压半导体器件结构，还包括位于所述半导体衬底中的第二掺杂区域，其中，所述第二掺杂区域的一部分位于所述屏蔽元件环下方，所述第二掺杂区域具有与所述掺杂环相反的导电类型，并且所述第二掺杂区域与所述掺杂环直接接触。5.根据权利要求1所述的高压半导体器件结构，其中，所述源极环和所述屏蔽元件环短接在一起。6.根据权利要求1所述的高压半导体器件结构，其中，所述屏蔽元件...

【专利技术属性】
技术研发人员：林宏洲，邱奕正，卡思克·穆鲁克什，陈益民，林炫政，江文智，张震谦，詹智元，吴国铭，蔡俊琳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71