基于非自对准CMOS工艺的MOSFET结构的太赫兹探测器，p型衬底209上两个n型掺杂区分别为源极区和漏极区，源极区和漏极区的中央上面为SiO2层，重掺杂多晶硅区为栅极，SiO2层置于栅极与衬底之间，MOSFET源端区域与漏端区域相对于多晶硅栅非对称分布；MOSFET源端区域的LDD扩散到栅极区域下的长度小于漏端区域的LDD扩散到栅极下的长度；或者是MOSFET源端区域的LDD扩散到栅极区域下的长度小于采用自对准工艺技术生产的传统MOSFET的源端区域的LDD 104扩散到栅极区域下的长度；该MOSFET的源端区域与栅极区域的交叠面积小于传统MOSFET的源栅交叠面积；栅极侧面为侧墙氧化硅。
【技术实现步骤摘要】
本专利技术设及太赫兹探测器领域和MOSFET领域，特别是设及到一种采用非自对准 CMOS工艺的MOSFET结构，其可W有效提高太赫兹探测器的性能。
技术介绍
太赫兹是一种频率介于红外和微波之间的电磁波。由于太赫兹的空间分辨率和时 间分辨率很高使得太赫兹成像技术成为目前研究热点之一。同时许多非金属极性材料对太 赫兹射线吸收较小，因此能够探测材料内部信息，加之太赫兹电磁能量较小，不会对物质产 生破坏作用，且生物分子振动和转动频率的共振频率均在太赫兹波段，因此太赫兹在安全 检查和医学成像领域具有广泛应用前景。 太赫兹探测器是太赫兹成像技术的关键部件之一，其核屯、是太赫兹天线和混频器 (例如CMOS器件）。利用集成电路工艺将太赫兹天线与CMOS混频器集成在忍片上，实现低 成本的微小太赫兹探测器件是未来太赫兹技术实用化的重要途径。图1为基于传统自对准 CMOS工艺技术的太赫兹探测器中MOS阳T结构图。探测器制作在P型衬底109上，两个重渗 杂n区形成源端101和漏端102,重渗杂的多晶娃区作为栅103, 一层薄Si〇2层108使栅与 衬底隔离。器件的工作区在栅氧化下的沟道区。如果衬底109是n型衬底，源端101与漏 端102是P+型，器件工作原理与上述器件类似，W下不限于此说明。通常CMOS太赫兹探测 器结构中MOSFET的源端101和漏端102是对称的，使用时源端101和漏端102的作用可W 互换。现有技术在沟道中靠近漏极的附近设置一个低渗杂的漏区（或源区104、105)，让该 低渗杂的漏区也承受部分电压，运种结构可防止热电子退化效应。实际上，现在运种结构已 经成为了大规模集成电路中MOS阳T的基本结构。106、107为侧墙氧化娃。 目前，为了获得更高响应的CMOS太赫兹探测器，一般采用先进集成电路制程工艺 研制更小的CMOS太赫兹探测器。然而，先进制程工艺的使用使得CMOS太赫兹探测器的成 本急剧增加；另一方面研究表明，器件的电压响应随器件的输入阻抗变化而变化。当 MOSFET器件工作在直流条件时，器件的源栅输入阻抗只与器件的输入端电阻相关；但是当 MOSFET的输入信号为高频信号，器件的输入阻抗还要受到输入端寄生电容的影响。MOSFET 器件的输入端电容主要由栅源交叠电容、氧化层电容和源与衬底间寄生电容组成，其中栅 源交叠电容对器件的输入阻抗起到了重要的作用。对于传统的对称的MOSFET器件，因为采 用标准的自对准工艺实现，进行源端离子注入时，由于离子横向扩散，运样就会产生很大的 源栅交叠面积。该交叠面积的尺寸越大则源栅交叠电容就越大，导致基于MOSFET的太赫兹 探测性能降低。 阳00引参考文献： E. (ijefors，U. Pf eiffer, A. Lisauskas, and H. Roskos "A 0? 65 THz Focal-Plane Array in a Quarter-Micron CMOS Process Technology" IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 1968-1976 (2009).
技术实现思路
本专利技术目的是，针对现有技术的不足，提出一种减小源栅交叠电容的MOSFET探测 器新结构。尤其是非自对准MOSFET结构，运种非自对准MOSFET结构通过减小源端离子注 入后扩散到栅氧化层下的长度，减小源端区域与栅端区域的交叠面积，从而减小源端寄生 交叠电容，提高了MOSFET的输出电压响应率馬，并降低了器件的噪声等效功率肥P，实现对 太赫兹信号的高性能探测。[000引本专利技术的技术方案是：基于非自对准CMOS工艺的MOS阳T结构的太赫兹探测器，其 特征是P型衬底209上两个n型渗杂区分别为源极区201和漏极区202,源极区201和漏 极区202的中央上面为Si02层208,重渗杂多晶娃区为栅极203, SiO2层208置于栅极203 与衬底209之间，MOSFET源端区域201与漏端区域202相对于多晶娃栅203非对称分布； MOS阳T源端区域的L孤204扩散到栅极区域203下的长度小于漏端区域的L孤205扩散到 栅极区域203下的长度；或者是MOSFET源端区域的L孤204扩散到栅极区域203下的长度 小于采用自对准工艺技术生产的传统MOSFET的源端区域的L孤104扩散到栅极区域103 下的长度；该MOSFET的源端区域201与栅极区域203的交叠面积小于传统MOSFET的源栅 交叠面积；栅极侧面为侧墙氧化娃。 该非对称MOSFET栅源交叠面积较小，其具有较小的栅源交叠电容。 基于非自对准CMOS结构的太赫兹探测器的制备方法：实现本专利技术提出的基于非 自对准CMOS工艺的MOS阳T结构可W基于传统CMOS工艺技术；进行MOS阳T的源端轻渗杂 漏工艺（LDD)时，通过改变源端刻蚀掉的光刻胶掩蔽层的位置，来增加源端离子注入区域 边缘偏移多晶娃栅极区域边缘的横向距离；进行源端离子重渗杂时，使用与轻渗杂漏工艺 相同的光刻胶掩膜板。 通过调节源端离子注入区域边缘与栅极区域边缘的横向距离，减小源端离子注入 后扩散到栅极下的长度，实现减小栅极区域与源极区域的交叠电容。 增加源端离子注入区域边缘与栅极区域边缘的横向距离，减小栅极203与源极 201之间的交叠电容，从而提高MOSFET的源栅输入阻抗；进而可W有效提高MOSFET的电压 响应率并降低噪声等效功率。 轻渗杂漏工艺和源漏重渗杂工艺的步骤：MOS阳T进行轻渗杂漏工艺（L孤）时，源 端离子注入区域的边缘偏移栅极区域边缘的横向距离为Ws;低浓度离子注入后，源端的LDD 301扩散到栅极区域303下面的长度Ls小于采用自对准工艺技术生产的MOS阳T的源端的 LDD104扩散到栅极区域103下面的长度；完成CMOS的轻渗杂漏工艺之后，为了防止大剂 量的源漏注入过于接近沟道从而导致沟道过短甚至源漏连通，在多晶娃栅的两侧形成二氧 化娃侧墙406和407 ;其实现方案为：在薄膜区利用化学气相淀积设备淀积一层二氧化娃， 然后利用干法刻蚀工艺刻掉运层二氧化娃；由于所用刻蚀剂的各向异性，刻蚀掉了绝大部 分的二氧化娃，多晶娃的侧墙上保留了一部分二氧化娃；二氧化娃侧墙形成之后，进行源漏 重渗杂； 源漏重渗杂工艺所使用的掩膜板409与LDD工艺所使用的掩膜板304为同一块掩 膜板；由于侧墙的存在，减小了离子扩散到栅氧化层下面，同时源端离子注入区域偏离栅极 区域，增加了扩散之后源端重渗杂区401与栅极区403的横向距离，减小了栅极区域与源端 重渗杂区域的交叠面积；通过改变MOSFET的源端离子注入区域偏移栅极区域的横向距离 Ws，有效地减小了源端的LDD离子注入之后扩散到栅极区域下面的长度Ls，从而减小了栅源 交叠面积，即减小了栅源交叠电容，提高了探测器的输出电压响应率Ry并降低了噪声等效 功率肥P。[001引所述的MOS阳T的探测器的工作方法，在晶体管的栅极203上施加一个直流偏置电 压，源端201直流接地，漏端202浮空，从源端201输入太赫兹信号，从漏端202输出探测器 响应电压信号。 根据MOS阳T的输出电压响应馬与栅源交叠电容Cg,。的关系公本文档来自技高网...
【技术保护点】
基于非自对准CMOS工艺的MOSFET结构的太赫兹探测器，其特征是p型衬底上两个n型掺杂区分别为源极区和漏极区，源极区和漏极区的中央上面为SiO2层，重掺杂多晶硅区为栅极，SiO2层置于栅极与衬底之间，MOSFET源端区域与漏端区域相对于多晶硅栅非对称分布；MOSFET源端区域的LDD扩散到栅极区域下的长度小于漏端区域的LDD扩散到栅极下的长度；或者是MOSFET源端区域的LDD扩散到栅极区域下的长度小于采用自对准工艺技术生产的传统MOSFET的源端区域的LDD扩散到栅极区域下的长度；该MOSFET的源端区域与栅极区域的交叠面积小于传统MOSFET的源栅交叠面积为非对称MOSFET源栅交叠面积；栅极侧面为侧墙氧化硅。
【技术特征摘要】
【专利技术属性】
技术研发人员：纪小丽，张行行，闫锋，朱颖杰，廖轶明，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。