【技术实现步骤摘要】
一种多层封装集成电路芯片的叠层集成电路封装结构
本专利技术涉及集成电路封装领域,具体涉及一种多层封装集成电路芯片的叠层集成电路封装结构。
技术介绍
在集成电路封装中,多采用打线或布线的方式进行电连接各集成电路芯片的引脚,以达到既定的封装体功能模块,叠置的芯片封装可以减小封装体积,是目前采用较广的发展方式。但是叠置封装容易造成打线间交叉短路或布线太乱不易更改的问题,这样得到的封装体往往体积较大且封装极为不灵便,布线也不能随意调整和更改。
技术实现思路
基于解决上述封装中的问题,本专利技术提供了一种多层封装集成电路芯片的叠层集成电路封装结构,其具有封装基板,所述封装基板上设置有多个焊盘,在所述封装基板上设置有多层封装层,所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度,所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽,上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上,所述多层封装层的除最底层的其他各层的底部分别具有线路,所述线路分别于其所对应的层中的集成电路芯片电连接,层层之间的线路层彼此通过封装层电隔离,封装体的侧表面上具有点阵式焊盘,线路层分别与所述点阵式焊盘中的部分或全部进行电连接以引出端子。其中,封装基板上的焊盘只是被封装层覆盖一半。其中,所述线路的水平高度和所述点阵式焊盘每层的高度相同,呈对应关系。其中,封装基板上的焊盘与点阵式焊盘列向对齐。其中,还包括侧表面上的重分布线,所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘,并耦合至相应的封装基板上的焊盘上。其中,重分布线跨越不同的侧表面。其中,所述 ...
【技术保护点】
1.一种多层封装集成电路芯片的叠层集成电路封装结构,其具有封装基板,所述封装基板上设置有多个焊盘,在所述封装基板上设置有多层封装层,所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度,所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽,上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上,所述多层封装层的除最底层的其他各层的底部分别具有线路,所述线路分别于其所对应的层中的集成电路芯片电连接,层层之间的线路层彼此通过封装层电隔离,封装体的侧表面上具有点阵式焊盘,线路层分别与所述点阵式焊盘中的部分或全部进行电连接以引出端子;封装基板上的焊盘与点阵式焊盘列向对齐;还包括侧表面上的重分布线,所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘,并耦合至相应的封装基板上的焊盘上。
【技术特征摘要】
1.一种多层封装集成电路芯片的叠层集成电路封装结构,其具有封装基板,所述封装基板上设置有多个焊盘,在所述封装基板上设置有多层封装层,所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度,所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽,上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上,所述多层封装层的除最底层的其他各层的底部分别具有线路,所述线路分别于其所对应的层中的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。