闪存结构及对应的编程、擦除和读取方法技术

本发明专利技术涉及一种闪存结构，包括：基底，基底内布置有源极区、漏极区以及位于源极区和漏极区之间的沟道区，基底和沟道采用浓度较低的P型杂质掺杂，源极区和漏极区采用高浓度的N型杂质掺杂；以及在沟道区的基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层。本发明专利技术利用背栅偏压协助带带隧穿热空穴注入的方式进行编程，热空穴在低电压差的条件下可进入电荷存储层实现编程，对电容耦合系数的要求较低。利用沟道电子注入方式进行擦除，沟道的电子在低电压差的条件下也能进入电荷存储层，以使空穴与电子一一对应结合，编程时逐步擦除进入电荷存储层的空穴，避免了现有技术中由高电压的FN擦除机制带来的擦除饱和以及工艺窗口减小的问题。

【技术实现步骤摘要】
闪存结构及对应的编程、擦除和读取方法
本专利技术涉及半导体领域，特别涉及一种闪存结构及对应的编程、擦除和读取方法。
技术介绍
现有技术中，通常利用背栅偏压协助带(价带)带(导带)隧穿热电子注入(BackBiasAssistedBand-to-BandTunnelingInducedHotElectronInjection，简称B4-Flash)方式对闪存进行编程，由于引入了背栅偏压代替一部分源漏电压的功能，使源漏之间的电压差可以比传统闪存更小，有利于减小闪存的尺寸。目前B4-Flash闪存结构都是p型沟道。专利技术人研究发现，对于目前使用的B4-Flash的p型沟道的闪存结构，通常利用福勒诺海(Fowler-Nordheim，简称FN)电子隧穿效应将电荷存储层中的电子擦除，在擦除时，需要在控制栅极与基底之间施加非常大的电压差(通常要求达到15V以上)，但是目前B4-Flash闪存的控制栅与电荷存储层之间的电容耦合系数较小，电荷存储层通过电容耦合效应从控制栅上获得的电压也小，从而导致电荷存储层中的电子擦除不干净，这样B4-Flash闪存的编程态(编程后的状态)与擦除态(擦除后的状态)的阈值电压差变小，即闪存器件的工艺窗口较小的问题。
技术实现思路
根据
技术介绍
的分析，p沟道的B4-Flash在自身的器件结构和工艺框架内无法解决擦除饱和导致的工艺窗口小的问题。我们希望新的闪存器件结构能保持原p沟道B4-Flash的核心优势，即衬底偏压需要协助编程机制以利尺寸缩小。由于受器件尺寸小的因素影响，B4-Flash控制栅与电荷存储层的电容耦合系数天生比较小，要彻底解决擦除饱和带来的工艺窗口小的问题，必须用新的擦除方式替换掉需要大电压的FN擦除方式，新的擦除方式应是控制栅与衬底之间电压不需要很大。使用较低电压的带带隧穿热空穴注入可以作为通常闪存结构的对电子的擦除机制，但P沟道B4-Flash的衬底是N型掺杂的，它只能容许带带隧穿产生电子(如果带带隧穿产生空穴，直接就与衬底的富余电子中和了)。故在原P沟道B4-Flash的器件结构框架内，无法使用较低电压的带带隧穿热空穴注入代替FN电子擦除机制。针对现有的P型沟道B4-Flash闪存结构控制栅与电荷存储层之间的电容耦合系数较小但擦除所需电压很大，电荷存储层无法获得足够电压进行擦除导致工艺窗口小的问题，本专利技术提供了一种新的闪存结构及对应的编程、擦除和读取方法，可以减小需要的擦除电压又继承了原有B4-Flash闪存在器件尺寸缩减上的优势。为了解决现有技术中存在的问题，本专利技术提供了一种闪存结构，包括：基底，所述基底内布置有源极区、漏极区以及位于所述源极区和漏极区之间的沟道区，所述基底和沟道采用P型掺杂，所述源极区和漏极区采用N型掺杂；以及在所述沟道区的基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层。可选的，在所述闪存结构中，所述基底包括硅衬底，所述沟道区形成有嵌入式锗硅结构。可选的，在所述闪存结构中，所述基底包括硅衬底，所述源极区和所述漏极区形成有嵌入式锗硅结构或硅结构。可选的，在所述闪存结构中，所述沟道区的锗浓度大于所述源极区和/或所述漏极区的锗浓度。可选的，在所述闪存结构中，所述N型掺杂的深度大于50nm。可选的，在所述闪存结构中，所述电荷存储层包括多晶硅或氮化硅。本专利技术还提供了一种采用上述闪存结构的编程方法，利用衬底偏压协助的带带隧穿热空穴注入方式，使空穴注入至所述电荷存储层。可选的，在所述编程方法中，在与所述控制栅层连接的控制栅线上施加的第一编程电压为-5V至-6V，在与所述源极区连接的源极线上施加的第二编程电压为0V至1V，在与所述漏极区连接的漏极线上施加的第三编程电压为5V至6V，在所述基底上施加的第四编程电压为-4V至-6V。本专利技术还提供了一种采用上述闪存结构的擦除方法，利用衬底偏压协助的沟道热电子注入方式，使电子注入至所述电荷存储层。可选的，在所述擦除方法中，在与所述控制栅层连接的控制栅线上施加的第一擦除电压为4V至6V，在与所述源极区连接的源极线上施加的第二擦除电压为0，在与所述漏极区连接的漏极线上施加的第三擦除电压为4V至5V，在所述基底上施加的第四擦除电压为3V至4V。本专利技术还提供了一种采用上述闪存结构的读取方法，在与所述控制栅层连接的控制栅线上施加第一读取电压，并在与所述源极区连接的源极线上施加第二读取电压，在与所述漏极区连接的漏极线上施加第三读取电压，并获得读取电流，当所述读取电流大于预设值时，判断所述闪存结构为编程后状态，当所述读取电流小于所述预设值时，判断所述闪存结构为擦除后状态。可选的，在所述读取方法中，所述第一读取电压为2至3V，所述第二读取电压为0V，所述第三读取电压为0.5至1.5V。在本专利技术所提供的闪存结构中，包括基底以及在基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层，所述基底内布置有源极区、漏极区以及位于所述源极区和漏极区之间的沟道，所述基底采用P型掺杂，所述源极区和漏极区采用N型掺杂。本专利技术实施例的闪存结构为N型沟道闪存结构，可以利用背栅偏压协助带带隧穿热空穴注入的方式进行编程，由于热空穴在控制栅层与基底之间低电压差的条件下即可进入电荷存储层实现编程。本专利技术实施例的的闪存结构可以利用沟道热电子注入方式进行擦除，沟道区的热电子在控制栅层与基底之间低电压差的条件下也可以进入电荷存储层，从而编程时进入电荷存储层的空穴与热电子可以一一对应中和，使编程时进入电荷存储层的空穴逐步擦除，避免了现有技术中P型沟道B4-Flash结构存在的擦除饱和以及工艺窗口减小的问题。本专利技术提供的闪存结构的编程、擦除和读取方法，利用上述闪存结构，因而具有与本专利技术提供的闪存结构相同或类似的优点。附图说明图1为本专利技术实施例提供的编程原理示意图。图2为本专利技术实施例提供的编程方法中背栅偏压协助的带带隧穿热空穴注入方式的能带示意图。图3为本专利技术实施例提供的擦除方法中背栅偏压协助的沟道热电子注入方式的能带示意图。图4为本专利技术实施例提供的擦除原理示意图。其中，100-闪存结构；10-基底；11-PN结耗尽区；12-源极区；13-漏极区；14-沟道区；21-空穴；22-电子；31-隧穿氧化层；32-电荷存储层；33-阻挡氧化层；34-控制栅层。具体实施方式下面将结合示意图和实施例对本专利技术进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。本专利技术实施例包括一种闪存结构，图1为本专利技术实施例提供的编程能带示意图。如图1所示，本专利技术实施例的闪存结构100包括：基底10，所述基底10内布置有源极区12、漏极区13以及位于所述源极区12和漏极区13之间的沟道区14，所述基底10和沟道区14采用P型掺杂，所述源极区12和漏极区13采用本文档来自技高网...

【技术保护点】
1.一种闪存结构，其特征在于，包括：基底，所述基底内布置有源极区、漏极区以及位于所述源极区和漏极区之间的沟道区，所述基底和沟道采用P型掺杂，所述源极区和漏极区采用N型掺杂；以及在所述沟道区的基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层。

【技术特征摘要】
1.一种闪存结构，其特征在于，包括：基底，所述基底内布置有源极区、漏极区以及位于所述源极区和漏极区之间的沟道区，所述基底和沟道采用P型掺杂，所述源极区和漏极区采用N型掺杂；以及在所述沟道区的基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层。2.如权利要求1所述的闪存结构，其特征在于，所述基底包括硅衬底，所述沟道区形成有嵌入式锗硅结构。3.如权利要求2所述的闪存结构，其特征在于，所述基底包括硅衬底，所述源极区和所述漏极区形成有嵌入式锗硅结构或硅结构。4.如权利要求3所述的闪存结构，其特征在于，所述沟道区的锗浓度大于所述源极区和/或所述漏极区的锗浓度。5.如权利要求1所述的闪存结构，其特征在于，所述N型掺杂的深度大于50nm。6.如权利要求1所述的闪存结构，其特征在于，所述电荷存储层包括多晶硅或氮化硅。7.一种如权利要求1至6任一项所述的闪存结构的编程方法，其特征在于，利用衬底偏压协助的带带隧穿热空穴注入方式，使空穴注入至所述电荷存储层。8.如权利要求7所述的编程方法，其特征在于，在与所述控制栅层连接的控制栅线上施加的第一编程电压为-5V至-6V，在与所述源极区连接的源极线上施加的第二编程...

【专利技术属性】
技术研发人员：顾经纶，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31