半导体存储器件的制作方法技术

本发明专利技术公开了一种半导体存储器件的制作方法，通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，第二图案暴露出外围电路区上的部分第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀第二介质层，保留第一图案侧壁和第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀介电层，直至暴露第一介质层，在介电层中形成用于定义位线位置的第一开口和第二开口，第一开口露出第一通孔，第二开口露出第二通孔。本发明专利技术通过调整刻蚀工艺的顺序，优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。

【技术实现步骤摘要】
半导体存储器件的制作方法
本专利技术涉及半导体制造领域，特别涉及一种半导体存储器件的制作方法。
技术介绍
随着半导体集成电路的特征尺寸的不断缩小，光刻技术所要求的线宽也越来越小，各半导体元件间的距离也日益缩短。目前，采用一种双图案化技术(DoublePatterningTechnology，DPT)来制作半导体存储器件的有源区或位线等结构。但是在形成半导体存储器件的位线过程中，需要重复多次的光刻和刻蚀工艺，导致整个步骤繁琐、工艺流程复杂，使得半导体存储器件的生产成本高。因此，有必要提供一种更简单的半导体存储器件的制作方法。
技术实现思路
本专利技术所要解决的技术问题是提供一种工艺流程更加简单、简化的半导体存储器件的制作方法，能够降低其生产成本。为解决上述技术问题及相关问题，本专利技术提供的半导体存储器件的制作方法包括：提供一基底，在所述基底中设置有存储区和外围电路区；形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；去除所述第一图案；刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。可选的，在形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合的步骤中包括：在所述第一介质层上依次形成所述介电层和第一掩模层；刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。可选的，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中包括：在所述第一掩模层上涂覆第一光阻层，在所述第一光阻层中形成第一光阻图案，所述第一光阻图案与第一通孔在所述基底厚度方向上的投影重合；以所述第一光阻图案为掩模，刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。可选的，在所述的半导体存储器件的制作方法中，所述介电层包括自下至上依次形成在所述第一介质层上的氮化物层、低K介质层、第一氧化物层、氮化钛层和顶层氧化物层。进一步的，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中还包括去除部分所述顶层氧化物层，直至露出所述氮化钛层。进一步的，在刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔的步骤中，包括依次刻蚀所述氮化钛层、第一氧化物层、低K介质层和氮化硅层，直至暴露出所述第一介质层。可选的，在所述的半导体存储器件的制作方法中，所述第一掩模层包括自下至上依次形成在所述介电层之上的第一有机材料层、第一低温氧化物层和第一抗反射涂层。可选的，所述第一有机材料层为第一无氮的碳层。可选的，在形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开的步骤中包括：在所述第二介质层上形成第二掩模层；刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案。可选的，在刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案的步骤中包括：在所述第二掩模层上涂覆第二光阻层，在所述第二光阻层中形成第二光阻图案，所述第二光阻图案位于所述外围电路区上，且暴露出部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；以所述第二光阻图案为掩模，刻蚀所述第二掩模层，直至露出所述第二介质层，形成所述第二图案。可选的，在所述的半导体存储器件的制作方法中，所述第二掩模层包括自下至上依次形成在所述第二介质层之上的第二有机材料层、第二低温氧化物层和第二抗反射涂层。可选的，所述第二有机材料层为第二无氮的碳层。进一步的，在去除所述第一图案的步骤中，还包括去除所述第二图案。可选的，在所述的半导体存储器件的制作方法中，所述第二介质层为第二氧化物层。进一步的，所述半导体存储器件的制作方法还包括：在所述第一开口和第二开口中填满金属，形成一金属层；对所述金属层进行化学机械平坦化工艺，形成一位线。与现有技术相比，本专利技术具有以下有益效果：本专利技术通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。本专利技术的制作方法通过调整刻蚀工艺的顺序，可以优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。附图说明图1至图15为一种半导体存储器件的制作方法中各步骤对应的结构示意图；图16为本专利技术实施例中半导体存储器件的制作方法的流程图；图17至图29为本专利技术实施例中半导体存储器件的制作方法中各步骤对应的结构示意图。具体实施方式请参阅图1至图15，示意出了一种半导体存储器件的制作方法中各步骤对应的结构示意图，所述半导体存储器件的制作方法如下：提供一基底10，所述基底10可以但不限于硅基底、硅锗半导体基底、碳化硅基底或硅覆绝缘基底等，在所述基底10中设置有存储区100和外围电路区101，如所述存储区100中设置有存储单元(栅极结构、源极结构和漏极结构等，图中示意图省略)，所述外围电路区101也设置有相应的结构(如隔离结构等，图中示意图省略)，如图1所示，在所述基底10中设置所述存储区100和外围电路区101的制作过程中是本领域技术人员所知晓的，在此不做赘述。然后，在所述基底10之上形成一第一介质层11，在所述存储区100之上的第一介质层11中设置有第一通孔110，在所述外围电路区101之上的第一介质层11中设置有第二通孔111，如图1所示。所述第一通孔110和第二通孔111可以由具有良好的间隙填充性能的导电层形成，例如由掺杂的多晶硅层、钨金属层或钛金属层等形成。接着，形成半导体存储器件的位线：具体的，首先，在所述第一介质层11上形成一介电层12，所述介电层12包括但不限于在所述第一介质层11上自下至上依次沉积的氮化物层120、低K介质层121、第一氧化物层122(如正硅酸乙酯层)、氮化钛层123和顶层氧化物层124。所述介电层12用于本文档来自技高网...

【技术保护点】
1.一种半导体存储器件的制作方法，其特征在于，包括：提供一基底，在所述基底中设置有存储区和外围电路区；形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；去除所述第一图案；刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。

【技术特征摘要】
1.一种半导体存储器件的制作方法，其特征在于，包括：提供一基底，在所述基底中设置有存储区和外围电路区；形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；去除所述第一图案；刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。2.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合的步骤中包括：在所述第一介质层上依次形成所述介电层和第一掩模层；刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。3.如权利要求2所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中包括：在所述第一掩模层上涂覆第一光阻层，在所述第一光阻层中形成第一光阻图案，所述第一光阻图案与第一通孔在所述基底厚度方向上的投影重合；以所述第一光阻图案为掩模，刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。4.如权利要求2所述的半导体存储器件的制作方法，其特征在于，所述介电层包括自下至上依次形成在所述第一介质层上的氮化物层、低K介质层、第一氧化物层、氮化钛层和顶层氧化物层。5.如权利要求4所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中还包括去除部分所述顶层氧化物层，直至露出所述氮化钛层。6.如权利要求5所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和...

【专利技术属性】
技术研发人员：张永兴，李晓波，杨海玩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31