半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供待刻蚀材料层；在待刻蚀材料层上形成图形化的核心层；在核心层顶部和侧壁、以及待刻蚀材料层上形成侧墙膜；对侧墙膜进行至少一次顶部处理，去除高于核心层顶部的侧墙膜，保留核心层侧壁上的侧墙膜作为第一部分侧墙层，保留待刻蚀材料层上的侧墙膜作为第二部分侧墙层；顶部处理的步骤包括：在侧墙膜上形成覆盖位于核心层侧壁以及顶部上侧墙膜表面的牺牲层；去除高于核心层顶部上的牺牲层以及部分厚度或全部厚度的侧墙膜；去除剩余牺牲层；去除核心层；去除核心层后，去除第二部分侧墙层。本发明专利技术所述第一部分侧墙层的形貌对称，以第一部分侧墙层为掩膜刻蚀待刻蚀材料层后，可以得到形貌较好的目标图形。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在不便与缺陷，亟待加以进一步的改进。当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-AlignedDouble-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。但是，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高所形成目标图形的质量，从而提高半导体器件的性能和良率。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。相应的，本专利技术还提供一种半导体结构，包括：待刻蚀材料层；图形化的核心层，位于所述待刻蚀材料层上；侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在形成侧墙膜后，对所述侧墙膜进行至少一次顶部处理以去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部上的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；形成所述第一部分侧墙层和第二部分侧墙层后，去除剩余所述牺牲层。在所述顶部处理的刻蚀工艺过程中，所述牺牲层可以对位于所述核心层侧壁的侧墙膜顶部拐角处起到保护作用，相比不形成牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，本专利技术可以避免所形成第一部分侧墙层顶部表面为倾斜表面的问题，即本专利技术所形成第一部分侧墙层的顶部表面为平坦面；去除所述核心层后，去除所述第二部分侧墙层，相应的，在去除所述第二部分侧墙层时所述第一部分侧墙层的两个顶部拐角处所处的刻蚀环境相同，因此去除所述第二部分侧墙层后，所述第一部分侧墙层的形貌对称；从而在以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层时，可以避免刻蚀气体收集角度(etchspeciescollectionangle)不同的问题，相应改善或消除所形成目标图形的pitchwalking问题，得到形貌较好的目标图形，进而有利于提高半导体器件的性能和良率。可选方案中，形成侧墙膜的步骤中，所述侧墙膜的厚度为8nm至9nm；在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层的厚度为10m至100nm；对所述侧墙膜进行至少一次顶部处理的步骤中，对所述侧墙膜进行顶部处理的次数为1次至3次。所述牺牲层的厚度、以及所述顶部处理的次数根据所述侧墙膜的实际厚度而定，从而在保证所述第一部分侧墙层顶部表面为平坦面的工艺效果的同时，避免材料和产能的浪费。可选方案中，去除所述核心层的步骤中，去除部分厚度的所述核心层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层之前，所述形成方法还包括：去除剩余所述核心层。通过去除部分厚度的所述核心层，在去除所述第二部分侧墙层的过程中，不仅可以使所述第一部分侧墙层的两个顶部拐角处所处的刻蚀环境相同，使得在去除所述第二部分侧墙层后所述第一部分侧墙层的形貌对称，且剩余所述核心层可以对所述核心层下方的待刻蚀材料层起到保护作用，以免所述待刻蚀材料层受到刻蚀损耗。可选方案中，提供待刻蚀材料层的步骤中，所述待刻蚀材料层为衬底材料层；以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层后，形成衬底以及位于所述衬底上分立的鳍部。相应的，通过本专利技术所述技术方案，使所形成衬底和鳍部的形貌质量得到提高，从而提高半导体器件的性能和良率。本专利技术提供一种半导体结构，所述半导体结构包括：待刻蚀材料层；图形化的核心层，位于所述待刻蚀材料层上；侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面。在半导体制造工艺过程中，通常保留所述核心层侧壁上的所述侧墙膜，且以所述核心层侧壁上的所述侧墙膜为掩膜刻蚀所述待刻蚀材料层，以形成目标图形；所述牺牲层可以在去除高于所述核心层顶部的侧墙膜的工艺中，对位于所述核心层侧壁的侧墙膜顶部拐角处起到保护作用，相比不具有牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，通过本专利技术所述半导体结构，可以避免位于所述核心层侧壁的侧墙膜顶部表面为倾斜表面的问题，即通过本专利技术所述半导体结构使位于所述核心层侧壁的侧墙膜顶部表面为平坦面，从而有利于提高所述核心层侧壁上的所述侧墙膜的对称性，进而避免刻蚀气体收集角度不同的问题，相应改善或消除所形成目标图形的pitchwalking问题，以得到形貌较好的目标图形。附图说明图1至图5是一种半导体结构的形成方法中各步骤对应结构示意图；图6至图16是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。具体实施方式由
技术介绍
可知，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，从而容易导致所形成半导体结构的性能和良率下降。现结合一种专利技术半导体结构的形成方法分析其原因。参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应结构示意图。参考图1，提供待刻蚀材料层10，所述待刻蚀材料层10上形成有若干分立的核心层21。参考图2，在所述核心层21顶部和侧壁表面、以及所述待刻蚀材料层10上形成侧墙膜40。参考图3，采用无掩膜刻蚀工艺刻蚀所述侧墙膜40(如图2所示)，去除位于所述核心层21顶部以及所述待刻蚀材料层10上的侧墙膜40，保留位于所述核心层本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙膜的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为聚合物、无定形碳、BARC材料或光刻胶。4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层保形覆盖所述侧墙膜表面；或者，所述牺牲层覆盖所述侧墙膜，且所述牺牲层顶部高于所述侧墙膜顶部。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为聚合物，形成所述牺牲层的工艺为等离子体沉积工艺；所述等离子体沉积工艺的参数包括：反应气体包括CH3F、CH2F、HBr和CH4中的一种或多种。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成侧墙膜的步骤中，所述侧墙膜的厚度为8nm至9nm；在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层的厚度为10m至100nm。7.如权利要求6所述的半导体结构的形成方法，其特征在于，对所述侧墙膜进行至少一次顶部处理的步骤中，对所述侧墙膜进行顶部处理的次数为1次至3次。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述顶部处理的次数为1次，在所述顶部处理的步骤中，刻蚀去除高于所述核心层顶部的所述牺牲层以及全部厚度的所述侧墙膜；或者，所述顶部处理的次数大于1次，在所述顶...

【专利技术属性】
技术研发人员：张冬平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31