半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有层间介质层，层间介质层内具有露出部分基底的开口，开口底部和侧壁形成有叠层结构，叠层结构还位于层间介质层的顶部；至少去除位于层间介质层顶部的叠层结构；至少去除部分所述叠层结构后，对基底进行退火处理；退火处理后，在开口中填充金属层，形成栅极结构。本发明专利技术通过采用至少去除位于层间介质层顶部的叠层结构的方法，以减小叠层结构的长度；从而可以减小叠层结构的膨胀量(或收缩量)，相应减小叠层结构因产生过大应力而发生破裂的可能性，以减小栅极漏电流、改善半导体结构中接触孔插塞和栅极结构之间的隔离效果，进而使所形成半导体结构的电学性能和良率得到提高。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件物理极限所带来的各种二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，如何解决半导体器件漏电流大的问题最具挑战性。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能和良率仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能和良率。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内具有露出部分所述基底的开口，所述开口的底部和侧壁形成有叠层结构，所述叠层结构还位于所述层间介质层的顶部；至少去除位于所述层间介质层顶部的叠层结构；至少去除部分所述叠层结构后，对所述基底进行退火处理；退火处理后，在所述开口中填充金属层，形成栅极结构。相应的，本专利技术还提供半导体结构，包括：基底；位于所述基底上的层间介质层，所述层间介质层内具有露出所述部分所述基底的开口；位于所述开口中的叠层结构，所述叠层结构的顶部低于所述开口顶部；金属层，位于所述开口中的叠层结构上。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在提供基底的步骤中，所述基底上形成有层间介质层，所述层间介质层内具有露出部分所述基底的开口，所述开口的底部和侧壁形成有叠层结构，所述叠层结构还位于所述层间介质层的顶部上；在对所述基底进行退火处理之前，至少去除位于所述层间介质层顶部的叠层结构；在所述退火处理的影响下，所述叠层结构经历热胀冷缩，其中膨胀量(或收缩量)与所述叠层结构的长度相关；当所述叠层结构还位于所述层间介质层的顶部上时，所述长度为位于所述开口侧壁上的长度、位于所述开口底部的长度、以及位于所述层间介质层顶部上的长度之和，因此本专利技术通过采用至少去除位于所述层间介质层顶部的叠层结构的方法，以减小所述叠层结构的长度；从而可以减小所述叠层结构的膨胀量(或收缩量)，相应可以减小所述叠层结构因产生过大应力而发生破裂的可能性，以减小栅极漏电流、改善半导体结构中接触孔插塞和栅极结构之间的隔离效果，进而使所形成半导体结构的电学性能和良率得到提高。可选方案中，至少去除位于所述层间介质层顶部的叠层结构的步骤中，去除位于所述层间介质层顶部的所述叠层结构，以及所述开口侧壁上部分所述叠层结构；一方面，可以进一步减小所述叠层结构的长度，有利于减小所述叠层结构的膨胀量(或收缩量)；另一方面，去除所述开口侧壁上部分所述叠层结构后，使所述开口的顶部尺寸增大，相应有利于提高后续在所述开口中填充金属层的效果，从而有利于提高所形成栅极结构的质量。本专利技术提供一种半导体结构，包括基底；位于所述基底上的层间介质层，所述层间介质层内具有露出所述部分所述基底的开口；位于所述开口中的叠层结构，所述叠层结构的顶部低于所述开口顶部；金属层，位于所述开口中的叠层结构上。其中，在所述半导体结构的形成过程中，形成所述叠层结构时，所述叠层结构还位于所述层间介质层的顶部上，形成所述叠层结构后还经历退火处理，在所述退火处理的影响下，所述叠层结构经历热胀冷缩，其中膨胀量(或收缩量)与所述叠层结构的长度相关；当所述叠层结构还位于所述层间介质层的顶部上时，所述长度为位于所述开口侧壁上的长度、位于所述开口底部的长度、以及位于所述层间介质层顶部上的长度之和，因此本专利技术通过使所述叠层结构的顶部低于所述开口顶部的方式，以减小所述叠层结构的长度；从而可以减小所述叠层结构的膨胀量(或收缩量)，相应可以减小所述叠层结构因产生过大应力而发生破裂的可能性，以减小栅极漏电流、改善半导体结构中接触孔插塞和栅极结构之间的隔离效果；而且，所述开口的顶部尺寸得到增加，相应有利于提高所述金属层的形成质量，从而有利于提高所述半导体结构的栅极结构质量，因此本专利技术所述半导体结构的电学性能和良率得到了提高。附图说明图1和图2是一种半导体结构的形成方法中各步骤对应的结构示意图；图3至图17是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图18是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知，随着半导体器件技术节点不断减小，目前采用高k栅介质材料代替传统的二氧化硅栅介质材料，以改善半导体栅漏电流(GateLeakage)和等效栅氧厚度(EOT)等问题。但是，半导体器件的电学性能仍有待提高。结合一种半导体结构的形成方法分析其原因。所述形成方法包括：参考图1，提供基底，所述基底包括衬底10以及位于所述衬底10上分立的鳍部11；在所述鳍部11露出的衬底10上形成隔离结构12，所述隔离结构12还覆盖所述鳍部11的部分侧壁；形成横跨所述鳍部11的伪栅结构13，所述伪栅结构13还覆盖所述鳍部11的部分侧壁表面和顶部表面；在所述伪栅结构13的侧壁上形成侧墙14；形成所述侧墙14后，在所述伪栅结构13两侧的鳍部11内形成源漏掺杂区15；形成所述源漏掺杂区15后，在所述伪栅结构13露出的基底上形成层间介质层16，所述层间介质层16露出所述伪栅结构13顶部。参考图2，去除所述伪栅结构13(如图1所示)，在所述层间介质层16内形成露出部分所述鳍部11的开口20；在所述开口20中形成叠层结构(未标示)。具体地，形成所述叠层结构的步骤包括：在所述开口20的底部和侧壁上形成高k栅介质层21，所述高k栅介质层21还覆盖所述层间介质层16顶部；在所述高k栅介质层21上形成盖帽层22；在所述盖帽层22上形成无定形硅层23。继续参考图2，形成所述叠层结构后，对所述基底进行退火处理。所述退火处理用于提高所述高k栅介质层21的形成质量。其中，所述退火处理的工艺主要为尖峰退火工艺和激光退火工艺中的一种或两种。但是，所述退火处理的退火温度较高，由于所述叠层结构中各膜层的热膨胀系数(thermalexpansioncoefficient)不同，因此在所述退火处理的高温环境下，所述叠层结构内容易产生应力问题，例如所述侧墙14、高k栅介质层21、盖帽层22和无定形硅层23之间的应力问题。当所产生的应力过大时，所述叠层结构可能会出现破裂问题，从而容易引起栅极漏电流增加、接触孔插塞和栅极结构之间的隔离效果变差的问题，进而导致所形成半导体结构的电学性能和良率变差。各膜层的膨胀量(或收缩量)越大，所产生的应力越大。且膨胀量(或收缩量)的大小与层膜层材料的热膨胀系数、温差以及长度的乘积相关，相应的，膜层的长度越大，膨胀量越大。其中，膜层的长度为位于所述开口20中的长度以及位于所述层间介质层16上的长度之和本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内具有露出部分所述基底的开口，所述开口的底部和侧壁形成有叠层结构，所述叠层结构还位于所述层间介质层的顶部；至少去除位于所述层间介质层顶部的叠层结构；至少去除部分所述叠层结构后，对所述基底进行退火处理；退火处理后，在所述开口中填充金属层，形成栅极结构。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内具有露出部分所述基底的开口，所述开口的底部和侧壁形成有叠层结构，所述叠层结构还位于所述层间介质层的顶部；至少去除位于所述层间介质层顶部的叠层结构；至少去除部分所述叠层结构后，对所述基底进行退火处理；退火处理后，在所述开口中填充金属层，形成栅极结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，至少去除位于所述层间介质层顶部的叠层结构的步骤中，仅去除位于所述层间介质层顶部的叠层结构。3.如权利要求1所述的半导体结构的形成方法，其特征在于，至少去除位于所述层间介质层顶部的叠层结构的步骤中，去除位于所述层间介质层顶部的所述叠层结构以及所述开口侧壁上部分所述叠层结构。4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述开口侧壁上部分所述叠层结构的步骤中，被去除的开口侧壁上所述叠层结构的高度占所述开口深度的比例小于或等于1/3。5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除位于所述层间介质层顶部以及所述开口侧壁上部分所述叠层结构的步骤包括：在所述开口中形成填充层，所述填充层还覆盖所述叠层结构的顶部；采用第一去除工艺，去除位于所述叠层结构顶部的填充层，露出所述叠层结构的顶部；采用第二去除工艺，去除所述开口中部分厚度的所述填充层；在所述第二去除工艺后，去除高于剩余所述填充层顶部的叠层结构；去除高于剩余所述填充层顶部的叠层结构后，去除剩余所述填充层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一去除工艺为干法刻蚀工艺或化学机械研磨工艺。7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二去除工艺为干法刻蚀工艺。8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述填充层的材料为ODL材料、BARC材料、DUO材料或光刻胶。9.如权利要求1所述的半导体结构的形成方法，其特征在于，至少去除位于所述层间介质层顶部的叠层结构的步骤中，所采用的工艺为干法刻蚀工艺。10.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述基底进行退火处理的步骤中，所述退火处理的步骤包括：对所述基底进行尖峰退火处理；或者，对所述基底进行激光退火处理；或者，对所述基底进行尖峰退火处理，并在尖峰退火处理后，对所述基底进行激光退火处理。11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述尖峰退火处理的参数包括：退火温度为800℃至1000℃，压强为一个标准大气压。12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述激光退火处理的参数包括：退火温度为...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31