具有由掺杂半导体材料制成的互连的堆叠图像传感器制造技术

一种图像传感器包括第一半导体衬底，该第一半导体衬底支撑光电二极管以及转移晶体管的源极区。该第一半导体衬底上的第一互连级包括在该第一半导体衬底上的互连电介质层以及在该互连电介质层上方的互连线路层。支撑读出晶体管的第二半导体衬底安装在该第一半导体衬底和该第一互连级上方。该第一互连级进一步包括与该第一半导体衬底中的该源极区物理接触且电接触的第一掺杂半导体材料电连接，该第一掺杂半导体材料电连接穿过该互连电介质层和这些互连线路层以便电连接至这些读出晶体管中的至少一个晶体管。

【技术实现步骤摘要】
具有由掺杂半导体材料制成的互连的堆叠图像传感器
本公开涉及图像传感器，并且更具体地涉及使用三维(3D)堆叠构型的图像传感器。
技术介绍
在图像传感器电路中，常见的设计目标是减小每个像素的大小从而使得可以在给定区域中形成更大的像素阵列。实现此目标的一种解决方案是以三维(3D)堆叠构型实施图像传感器。在这种构型中，像素电路的第一部分被集成到第一半导体衬底上并且像素电路的第二部分被集成到第二半导体衬底上。第一半导体衬底和第二半导体衬底堆叠在彼此上方，在这两个衬底之间形成了适当的电路互连。然而，一些用于完成整体电路制作的加工步骤可能引起一些问题。例如，与对在上部半导体衬底上制作电路相关地执行的高温加工可能对与下部半导体衬底相关联的电路产生不利影响。作为示例，高温加工将引起互连损坏，像互连线路铜迁移和通过铜扩散阻挡层的扩散。
技术实现思路
在实施例中，一种图像传感器包括：第一半导体衬底，该第一半导体衬底包括光电二极管以及转移晶体管的源极区；第一互连级，该第一互连级在该第一半导体衬底上，该第一互连级包括：该第一半导体衬底上的互连电介质层以及该互连电介质层上方的多个互连线路层；以及第二半导体衬底，该第二半导体衬底支撑多个读出晶体管，该第二半导体衬底安装在该第一半导体衬底和该第一互连级上方。该第一互连级进一步包括与该第一半导体衬底中的该源极区物理接触且电接触的第一掺杂半导体材料电连接，该第一掺杂半导体材料电连接穿过该互连电介质层和该多个互连线路层以便电连接至该多个读出晶体管中的至少一个晶体管。附图说明前述和其他特征及优点将在以下具体实施例的非限制性描述中结合所附附图进行详细描述，其中：图1为图像传感器的卷帘快门型像素电路的电路图；图2为图像传感器的全局快门型像素电路的电路图；图3展示了对图1像素电路的示例分割；图4展示了对图2像素电路的示例分割；图5A和图5B示出了集成电路晶体管的横截面；图6示出了像图1和图3的图像像素的图像像素的横截面；以及图7A和图7B示出了像图2和图4的图像像素的图像像素的横截面。具体实施方式在各种附图中，相同的元件已被指定有相同的参考号，进而，各种附图并不按比例绘制。为清楚起见，仅仅示出了并详细描述了对理解所描述的实施例有用的那些步骤和元件。在以下描述中，术语“上部”“下部”“竖直”“水平”等指的是相应附图中的有关元件的取向，应当理解，在实践中，不同附图中所示出的像素可以以不同的方式来定向。除非另外说明，术语“基本上”和表述“大约”意指10％以内，优选地，5％以内，并且第一元件“搁置在”第二元件上或“涂覆”第二元件意指第一元件和第二元件彼此接触。图1示出了图像传感器的卷帘快门型像素电路的电路图。光电二极管D通过N沟道MOS转移晶体管T1(栅极连接至端子TG1)连接至感测节点S。读取电路包括复位N沟道MOS晶体管T3(其栅极连接至插置在电源轨Vdd与感测节点S之间的端子RST)以及两个串联的N沟道MOS晶体管T4和T5。晶体管T4的漏极连接至电源轨Vdd。晶体管T5的源极连接至输出端子P，该输出端子自身连接至处理电路(未示出)。晶体管T4的栅极(被装配为源极跟随器)连接至感测节点S，晶体管T4的源极连接至晶体管T5的漏极。晶体管T5的栅极(被配置为读取晶体管)连接至端子RD。通常，端子TG1、RST和RD处的控制信号由图像传感器的一个或多个控制电路(未示出)供应并且可以被提供给图像传感器的像素阵列的同一行的所有像素。在操作中，在集成阶段期间，像素接收照射并将光生电荷存储在光电二极管D中。读取阶段包括转移操作，在该转移操作期间，晶体管T1响应于端子TG1处的控制信号而被接通，并且存储在光电二极管D中的光生电荷被转移到感测节点S。一旦已经执行了转移操作，晶体管T1就被断开。然后，在读取操作期间，读取节点S的电压。此电压表示在集成阶段期间所光生的电荷的量并形成像素的输出信号。该电压由源极跟随器晶体管T4和读取晶体管T5(响应于端子RD处的控制信号)而传递到输出端P。因为针对阵列的一行中的所有像素的转移操作和读取操作是在其他像素行连续执行之前进行的，所以这种传感器被称为卷帘快门型。因此，阵列的行捕获场景，但是有时相对于彼此发生移位。图2示出了图像传感器的全局快门型像素电路的电路图。光电二极管D通过第一N沟道MOS转移晶体管T1(其栅极连接至端子TG1)以及第二N沟道MOS转移晶体管T2(其栅极连接至端子TG2)而连接至感测节点S。第一转移晶体管T1和第二转移晶体管T2的源极-漏极路径被串联连接在存储器节点M处。读取电路包括复位N沟道MOS晶体管T3(其栅极连接至插置在电源轨Vdd与感测节点S之间的端子RST)以及两个串联的N沟道MOS晶体管T4和T5。晶体管T4的漏极连接至电源轨Vdd。晶体管T5的源极连接至端子P，该端子自身连接至处理电路(未示出)。晶体管T4的栅极(被装配为源极跟随器)连接至感测节点S，晶体管T4的源极连接至晶体管T5的漏极。晶体管T5的栅极(被配置为读取晶体管)连接至端子RD。通常，端子TG1、TG2、RST以及RD处的控制信号由图像传感器的一个或多个控制电路(未示出)供应并且可以被提供给图像传感器的像素阵列的同一行的所有像素。在操作中，在集成阶段期间，像素接收照射并将光生电荷存储在光电二极管D中。读取阶段包括转移操作，在该转移操作期间，晶体管T1响应于端子TG1处的控制信号而被接通，并且存储在光电二极管D中的光生电荷被转移到存储器节点M。对阵列中的所有像素同时执行此转移操作，这使得图像传感器能够将完整图像存储在传感器的所有存储器节点M中。一旦已经执行了转移操作，晶体管T1就被断开并且可以在读取阶段继续的同时开始新的集成阶段。然后，读取阶段的继续包括附加转移操作，在该附加转移操作期间，晶体管T2响应于端子TG2处的控制信号而被接通，并且存储在存储器节点M中的电荷被转移到感测节点S。然后，在读取操作期间，读取节点S的电压。此电压表示在集成阶段期间所光生的电荷的量并形成像素的输出信号。该电压由源极跟随器晶体管T4和读取晶体管T5(响应于端子RD处的控制信号)而传递到输出端P。由于完整图像被存储在传感器的所有存储器节点M中的事实，所以此电路提供不具有由于时间偏移而引起的缺陷的图像，这些时间偏移可能在从卷帘快门型图像传感器中获得的图像中发生。然而，如与卷帘快门型像素相比较的，在全局快门型像素中，有必要进一步提供存储器节点和附加转移晶体管。在使用三维(3D)堆叠构型来实施图像传感器时，必须将像素电路分割成被集成到第一半导体衬底上的第一部分和被集成到第二半导体衬底上的第二部分。图3展示了图1像素电路的示例分割并且图4展示了图2像素电路的示例分割。图3和图4中的每个图包括第一半导体衬底10和第二半导体衬底12。衬底10和12可以属于适合于给定的应用和电路实施方式的任何类型(体型、绝缘体上硅(SOI)型等)。提供了第一衬底10的第一互连级14并且提供了第二衬底12的第二互连级16。每个互连级14和16可以包括多个层(例如，互连(预金属化)电介质层、绝缘层、互连线路层或金属化层等)。在第一半导体衬底10上提供了第一互连级14。在第一互连级14上提供了第二半导体衬底12。在第二半导体衬底1本文档来自技高网...

【技术保护点】
一种图像传感器，包括：第一半导体衬底，所述第一半导体衬底包括光电二极管以及转移晶体管的源极区；第一互连级，所述第一互连级在所述第一半导体衬底上，所述第一互连级包括：在所述第一半导体衬底上的互连电介质层以及在所述互连电介质层上方的多个互连线路层；以及第二半导体衬底，所述第二半导体衬底支撑多个读出晶体管，所述第二半导体衬底安装在所述第一半导体衬底和所述第一互连级上方；其中，所述第一互连级进一步包括与所述第一半导体衬底中的所述源极区物理接触且电接触的第一掺杂半导体材料电连接，所述第一掺杂半导体材料电连接穿过所述互连电介质层和所述多个互连线路层以便电连接至所述多个读出晶体管中的至少一个晶体管。

【技术特征摘要】
2016.12.01 US 15/366,9581.一种图像传感器，包括：第一半导体衬底，所述第一半导体衬底包括光电二极管以及转移晶体管的源极区；第一互连级，所述第一互连级在所述第一半导体衬底上，所述第一互连级包括：在所述第一半导体衬底上的互连电介质层以及在所述互连电介质层上方的多个互连线路层；以及第二半导体衬底，所述第二半导体衬底支撑多个读出晶体管，所述第二半导体衬底安装在所述第一半导体衬底和所述第一互连级上方；其中，所述第一互连级进一步包括与所述第一半导体衬底中的所述源极区物理接触且电接触的第一掺杂半导体材料电连接，所述第一掺杂半导体材料电连接穿过所述互连电介质层和所述多个互连线路层以便电连接至所述多个读出晶体管中的至少一个晶体管。2.如权利要求1所述的图像传感器，其中，所述源极区掺杂有第一类型掺杂剂，并且其中，所述第一掺杂半导体材料电连接由同样掺杂有所述第一类型掺杂剂的半导体材料制成。3.如权利要求2所述的图像传感器，其中，所述半导体材料为外延半导体材料。4.如权利要求2所述的图像传感器，其中，所述半导体材料为多晶硅半导体材料。5.如权利要求2所述的图像传感器，其中，所述半导体材料为非晶态半导体材料。6.如权利要求1所述的图像传感器，其中，所述第一互连级进一步包括所述转移晶体管的栅极结构，并且其中，所述第一互连级进一步包括与所述栅极结构的栅极电极物理接触且电接触的第二掺杂半导体材料电连接，所述第二掺杂半导体材料电连接穿过所述互连电介质层以及所述多个互连线路层中的至少一个互连线路层。7.如权利要求6所述的图像传感器，其中，所述栅极电极由掺杂有第一类型掺杂剂的多晶硅材料制成，并且其中，所述第二掺杂半导体材料电连接由同样掺杂有所述第一类型掺杂剂的半导体材料制成。8.如权利要求7所述的图像传感器，其中，所述半导体材料为外延半导体材料。9.如权利要求7所述的图像传感器，其中，所述半导体材料为多晶硅半导体材料。10.如权利要求7所述的图像传感器，其中，所述半导体...

【专利技术属性】
技术研发人员：F·罗伊，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：法国,FR