【技术实现步骤摘要】
本公开大体上涉及半导体器件及其制造方法的领域。
技术介绍
1、已经提供了包括在半导体衬底中的竖直延伸并且部分或全部填充有多晶硅的沟槽的各种电子器件。
2、这种沟槽例如用于形成横向分隔集成电路的不同元件(例如图像传感器的不同像素或存储器电路的不同基本存储单元)的绝缘壁，或者还用于形成诸如垂直晶体管或垂直电容器的垂直电子元件。
3、困难在于用多晶硅填充沟槽可能在衬底上引起强机械应力，这可能在器件制造期间引起问题。
4、希望克服用多晶硅填充在半导体衬底中形成的沟槽的已知方法的全部或部分缺点。
技术实现思路
1、实施例提供了一种填充在半导体衬底中形成的沟槽的方法。该实施例可以包括以下步骤：a)在非晶沉积条件下在沟槽的侧壁和底部沉积第一硅层；b)在多晶沉积条件下在第一层的顶部并与第一层接触地沉积第二硅层；以及c)在非晶沉积条件下在第二层的顶部并与第二层接触地沉积第三掺杂硅层，以完全填充沟槽。在步骤b)结束时，第一层由晶粒尺寸不同于第二层的多晶硅制成。
2、根据一个实施例，在第二层的沉积条件的影响下，在第二层的沉积期间，第一层的硅结晶并从非晶态转变为多晶态。
3、根据实施例，该方法在步骤a)和步骤b)之间包括中间退火步骤，在该中间退火步骤期间，第一层的硅结晶并从非晶态转变为多晶态。
4、根据一个实施例，在步骤c)结束时，第一硅层为拉伸，并且第二硅层为压缩。
5、根据一个实施例，在与第一硅层相同的沉积室中原位沉积
6、根据一个实施例，该方法在步骤a)之前包括在沟槽的侧壁和底部处沉积介电层的步骤。
7、根据一个实施例，在步骤a)中，在介电层的顶部并与介电层接触地沉积第一硅层。
8、根据一个实施例，第一硅层在其沉积期间被原位掺杂。
9、根据一个实施例，该方法包括在步骤b)和步骤c)之间从衬底的与沟槽相对的表面减薄衬底的步骤。
10、根据一个实施例，该方法包括在减薄步骤和步骤c)之间的快速热退火步骤。
11、另一实施例提供了一种包括设置在半导体衬底中的沟槽的电子器件。第一多晶硅层覆盖沟槽的侧壁和底部，第二多晶硅层位于第一层的顶部并与第一层接触。第三掺杂硅层位于第二层的顶部并与第二层接触。第三层完成了沟槽的全部填充。第一层的多晶硅具有与第二层的多晶硅不同的晶粒尺寸。
12、根据实施例，第一层的多晶硅具有在50至120nm范围内的平均晶粒尺寸，并且第二层的多晶硅具有在10至30nm范围内的平均晶粒尺寸。
本文档来自技高网...【技术保护点】
1.一种形成半导体器件的方法，所述方法包括：
2.根据权利要求1所述的方法，其中在所述第二硅层的沉积条件的影响下，在所述第二硅层的沉积期间，所述第一硅层的硅结晶并且从非晶态转变为多晶态。
3.根据权利要求1所述的方法，还包括：在沉积所述第一硅层之后并且在沉积所述第二硅层之前，对所述第一硅层进行退火，以使所述第一硅层结晶并且将所述第一硅层从非晶态转变为多晶态。
4.根据权利要求1所述的方法，其中，在沉积所述第三半导体层之后，所述第一硅层为拉伸的并且所述第二硅层为压缩的。
5.根据权利要求1所述的方法，其中沉积所述第一硅层和沉积所述第二硅层包括：在相同沉积室中原位沉积所述第一硅层和沉积所述第二硅层，而不在沉积所述第一硅层与沉积所述第二硅层之间从所述室移除所述衬底。
6.根据权利要求1所述的方法，还包括：在沉积所述第一硅层之前在所述沟槽中沉积介电层。
7.根据权利要求6所述的方法，其中沉积所述第一硅层包括：在所述介电层的顶部并且与所述介电层接触地沉积所述第一硅层。
8.根据权利要求1所述的方法，其中在沉
9.根据权利要求1所述的方法，还包括：在沉积所述第二硅层之后并且在沉积所述第三半导体层之前，通过移除在沉积所述第二硅层之后形成的中间结构的上表面的部分来减薄所述中间结构。
10.根据权利要求9所述的方法，还包括：在减薄所述中间结构之后并且在沉积所述第三半导体层之前执行快速热退火。
11.根据权利要求1所述的方法，其中所述第三半导体层包括第三掺杂硅层，并且其中沉积所述第三半导体层包括：在非晶沉积条件下沉积所述第三掺杂硅层。
12.根据权利要求1所述的方法，其中所述第一硅层包括具有平均晶粒尺寸大于所述第二硅层的晶粒尺寸的多晶硅。
13.根据权利要求12所述的方法，其中所述第一硅层的平均晶粒尺寸在50至120nm的范围内，并且所述第二硅层的平均晶粒尺寸在10至30nm的范围内。
14.一种半导体器件，包括：
15.根据权利要求14所述的器件，其中所述第一多晶硅层的平均晶粒尺寸在50至120nm的范围内，并且所述第二多晶硅层的平均晶粒尺寸在10至30nm的范围内。
16.根据权利要求14所述的器件，其中所述第一多晶硅层为拉伸的，并且所述第二多晶硅层为压缩的。
17.一种形成半导体器件的方法，所述方法包括：
18.根据权利要求17所述的方法，其中，在沉积所述第三半导体层之后，所述第一硅层为拉伸的，并且所述第二硅层为压缩的。
19.根据权利要求17所述的方法，其中沉积所述第一硅层和沉积所述第二硅层包括：沉积所述第一硅层并且然后在相同沉积室中沉积所述第二硅层，而不在沉积所述第一硅层与沉积所述第二硅层之间从所述室移除所述衬底。
20.根据权利要求17所述的方法，还包括：在沉积所述第二硅层之后并且在沉积所述第三半导体层之前，通过移除在沉积所述第二硅层之后形成的中间结构的上表面的部分来减薄所述中间结构。
21.根据权利要求17所述的方法，其中所述第一硅层的平均晶粒尺寸在50至120nm的范围内，并且所述第二硅层的平均晶粒尺寸在10至30nm的范围内。
22.一种形成半导体器件的方法，所述方法包括：
23.根据权利要求22所述的方法，其中，在沉积所述第三半导体层之后，所述第一硅层为拉伸的，并且所述第二硅层为压缩的。
24.根据权利要求22所述的方法，还包括：在沉积所述第二硅层之后并且在沉积所述第三半导体层之前，通过移除在沉积所述第二硅层之后形成的中间结构的上表面的部分来减薄所述中间结构。
25.根据权利要求22所述的方法，其中所述第一硅层的平均晶粒尺寸在50至120nm的范围内，并且所述第二硅层的平均晶粒尺寸在10至30nm的范围内。
...【技术特征摘要】
1.一种形成半导体器件的方法，所述方法包括：
2.根据权利要求1所述的方法，其中在所述第二硅层的沉积条件的影响下，在所述第二硅层的沉积期间，所述第一硅层的硅结晶并且从非晶态转变为多晶态。
3.根据权利要求1所述的方法，还包括：在沉积所述第一硅层之后并且在沉积所述第二硅层之前，对所述第一硅层进行退火，以使所述第一硅层结晶并且将所述第一硅层从非晶态转变为多晶态。
4.根据权利要求1所述的方法，其中，在沉积所述第三半导体层之后，所述第一硅层为拉伸的并且所述第二硅层为压缩的。
5.根据权利要求1所述的方法，其中沉积所述第一硅层和沉积所述第二硅层包括：在相同沉积室中原位沉积所述第一硅层和沉积所述第二硅层，而不在沉积所述第一硅层与沉积所述第二硅层之间从所述室移除所述衬底。
6.根据权利要求1所述的方法，还包括：在沉积所述第一硅层之前在所述沟槽中沉积介电层。
7.根据权利要求6所述的方法，其中沉积所述第一硅层包括：在所述介电层的顶部并且与所述介电层接触地沉积所述第一硅层。
8.根据权利要求1所述的方法，其中在沉积所述第一硅层时，所述第一硅层被原位掺杂。
9.根据权利要求1所述的方法，还包括：在沉积所述第二硅层之后并且在沉积所述第三半导体层之前，通过移除在沉积所述第二硅层之后形成的中间结构的上表面的部分来减薄所述中间结构。
10.根据权利要求9所述的方法，还包括：在减薄所述中间结构之后并且在沉积所述第三半导体层之前执行快速热退火。
11.根据权利要求1所述的方法，其中所述第三半导体层包括第三掺杂硅层，并且其中沉积所述第三半导体层包括：在非晶沉积条件下沉积所述第三掺杂硅层。
12.根据权利要求1所述的方法，其中所述第一硅层包括具有平均晶粒尺寸大于所述第二硅层的晶粒尺寸的多晶硅。
13.根据权利要求12所述的方法，其中所述第一硅层的平均晶粒尺寸在...
【专利技术属性】
技术研发人员：B·赛迪，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。