【技术实现步骤摘要】
实施例和实现方式涉及集成电路和用于制造集成电路的方法，尤其涉及在金属柱和硅区域之间形成欧姆耦合区域。
技术介绍
1、通常称为“硅化物”的欧姆耦合区是通过通常称为“硅化”的方法产生的，该方法是将金属向硅扩散，或将硅向金属扩散，或将两种物质向彼此扩散，以便在金属和硅之间的接触区中形成金属硅化物化合物。欧姆耦合区使得可以减小接触电阻以及肖特基势垒，通常在诸如成像器器件的某些类型的器件中提及。
2、尤其在全局快门类型的成像器技术中，在产品的最终效率与具有像素的半导体区域的接触的性能(即，低电阻和可靠性)之间存在相关性。
3、通过背面照明的新型三维技术的出现在本领域中被称为3d背面照明“3d－bsi”，在接触性能方面引入了更大的要求以满足产品的新要求。这是因为，在先进的3d－bsi成像器技术中，已知像素区域中的栅极上的接触的高暗电流和高电阻是限制像素性能的问题。已知暗电流对p－n结的掺杂水平、硅中晶体缺陷的密度以及像素区中欧姆耦合区的质量敏感。
4、此外，传统的接触技术通常被设计针对n+掺杂的硅阱，并且不能在属于像素的p+掺杂区和栅极区上获得令人满意的结果。
5、因此，需要提供用于改善产品(尤其是成像器的集成电路)的整体性能和最终效率的高性能接触。
6、此外，本专利技术人已经发现，优选避免在怀疑参与暗电流产生的欧姆耦合区域的金属硅化物中存在相对高浓度的氧。
技术实现思路
1、根据一个方面，在这点上提出了一种集成电路，其包括至少一个硅
2、优选地，所述体积具有球形帽的外观。应当注意，球形帽是球形段的特定情况，并且球形帽的形式基本上对应于光学透镜的形式。
3、在本文中，提及“具有球形段(或球形帽)外观的体积”应理解为是指可以在显微镜观察(例如扫描电子和/或透射电子显微镜“s/tem”，任选地伴随有能量扩散x射线“edx”检测)中识别球形段形式(或球形帽形式)，即，例如，可以在具有最大可能性的有限值下获得包括球形段(或球形帽)的球体的曲率的内插。
4、换句话说，给定例如通过欧姆耦合材料扩散获得的欧姆耦合区域的体积的物理性质，词语“具有球形段/帽的外观的体积”的阅读将不限于具有完美规则形式的纯数学对象和/或根据抽象考虑，诸如定义由平面定界的体积的无限半径的曲率。
5、因此，与典型地具有薄且平坦外观的欧姆耦合区的常规实现相比，这里的外观是厚的。包含硅化钛的体积的球形段外观代表具有更好、更广泛(more extensive)和更均匀各向同性的材料扩散。金属硅化物体积的较好各向同性、较大程度延伸(greater extent)和较好均匀性的一个结果是接触电阻的减小。例如，p+掺杂硅或多晶硅区域上的接触的电阻可以在具有类似于该接触的结构和尺寸的常规接触的电阻的30％和50％之间，但是常规的薄且平坦的欧姆耦合区域。例如，在n+掺杂硅或多晶硅区域上的接触的电阻可以是具有类似于该接触的结构和尺寸但是常规的薄且平坦的欧姆耦合区域的常规接触的电阻的80％的量级。
6、根据一个实施例，欧姆耦合区的体积具有球形段的外观，基盘(base disc)半径在45纳米和57纳米之间，高度在14纳米和26纳米之间。
7、在几何上，球形段是由位于两个平行平面之间的球体的体积限定的实体。这两个平行平面以称为高度的距离分开，并且通过最接近球体中心的平面将球体分成大的基盘，并且通过最远离球体中心的平面将球体分成小的基盘。“球形帽”是指当两个平面中的一个与球体相切时具有单个基盘的球形段的情况。大基盘在物理上对应于位于金属柱底部的表面。该高度实际上对应于体积的最大厚度(垂直)，基本上位于基盘的中心。
8、根据一个实施例，欧姆耦合区域包括比例低于10％(原子百分比)的氧原子。
9、根据一个实施例，欧姆耦合区包括比例在60％和80％之间(以原子百分比计)的硅原子。
10、这些实施例对应于具有比常规组合物更好的纯度和比常规组合物更接近于二硅化钛tisi2的化学计量的硅化钛组合物。
11、根据一个实施例，欧姆耦合区包括氮化钛层和硅化钛层，氮化钛层的最厚部分的厚度在5纳米和6纳米之间，硅化钛层的最厚部分的厚度在9纳米和20纳米之间。
12、根据一个实施例，集成电路还包括光敏像素矩阵，其中硅区域位于光敏像素矩阵中。
13、欧姆耦合区域在电阻和可靠性方面具有适合于最新成像器技术的约束的性能。特别地，欧姆耦合区域的性能使得可以帮助减小像素的暗电流(即，在没有光的情况下由光电二极管产生的寄生电流)。
14、根据一个实施例，所述光敏像素包括晶体管，所述晶体管包括掩埋在衬底中的转移栅极和/或晶体管栅极和/或垂直栅极，并且硅区域是掩埋在衬底中的转移栅极或晶体管的栅极或垂直栅极。
15、根据一个实施例，硅区是p+掺杂的硅，p掺杂物的浓度大于每立方厘米1018个原子。
16、根据一个实施例，集成电路被组装在两个重叠的集成电路芯片的三维集成中。
17、此外，欧姆耦合区在电阻和可靠性方面具有适合于例如用于三维背面照明“3d－bsi”型成像器的两个背面照明“3d－bsi”类型的成像器。
18、根据另一方面，还提出了一种用于制造集成电路的方法，包括形成至少一个硅区和形成与欧姆耦合区上的所述硅区接触的至少一个金属柱，所述金属柱的形成包括：在所述硅区域上沉积钛层；在所述钛层上沉积氮化钛原子层；以及在715℃和815℃之间的温度下退火5秒和30秒之间的时间。
19、特别地，根据该方面形成金属柱的步骤使得有可能获得欧姆耦合区域的特定结构，该欧姆耦合区域在具有上述球形段外观或优选球形帽外观的体积中包括硅化钛。
20、特别地，通过原子层沉积技术(通常为原子层沉积“ald”)沉积氮化钛的步骤形成富含氮(氮化物)的致密层。退火步骤具有比常规接触的典型制造条件更高的温度和更长的时间，并且结合富氮氮化钛的致密层的沉积，使材料的扩散具有更好，更广泛和更均匀的各向同性，从而在具有球形段外观的体积中形成硅化钛成为可能。
21、此外，通过ald沉积氮化钛的步骤有助于在欧姆耦合区中获得低于10％的氧含量，并且有助于在欧姆耦合区中获得60％与80％之间的硅含量。
22、根据一个实施例，在沉积钛层的步骤之前，金属柱的形成包括在硅区域上通过三氟化氮和氨的远程气体等离子体进行表面制备的步骤。
23、远程等离子体是放电等离子体，通常通过放置在等离子体的产生和被处理的器件之间的反应室中的金属门获得，并且使得可以捕获等离子体的电荷。制备步骤使得可以去除所述硅区域表面上的“天然”氧化物层，而不会电干扰被处理的表面，从而有助于改善接触电阻。
24、根据一个实施例，所沉积的钛层具有17.5纳米与40纳米之间的厚度，并且所沉积的氮本文档来自技高网...
【技术保护点】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述欧姆耦合区具有由球形段限定的体积。
3.根据权利要求2所述的集成电路，其中所述球形段具有在45纳米到57纳米范围内的第一基盘半径和在14纳米到26纳米范围内的高度。
4.根据权利要求1所述的集成电路，其中所述欧姆耦合区域包括：
5.根据权利要求1所述的集成电路，进一步包括光敏像素矩阵，其中所述至少一个硅区位于所述光敏像素矩阵中。
6.根据权利要求5所述的集成电路，其中所述光敏像素矩阵包括具有栅极区的晶体管，并且其中所述至少一个硅区是所述晶体管的所述栅极区。
7.根据权利要求6所述的集成电路，其中所述晶体管包括以下项之一：掩埋在衬底中的转移晶体管或垂直晶体管。
8.根据权利要求1所述的集成电路，其中所述至少一个硅区是p+掺杂硅，其中p掺杂剂的浓度大于或等于每立方厘米1018个原子。
9.根据权利要求1所述的集成电路，包括在两个重叠的集成电路芯片的三维集成中的组件。
10.一种用于制造集成电路的方法，包括：p>
11.根据权利要求10所述的方法，其中硅化钛的所述欧姆耦合区具有由球形段限定的体积。
12.根据权利要求10所述的方法，其中形成所述至少一个金属柱包括使用三氟化氮和氨的远程气体等离子体在所述至少一个硅区域上执行表面制备，其中在沉积所述钛层之前执行所述表面制备。
13.根据权利要求10所述的方法，其中所述钛层具有在17.5纳米到40纳米范围内的厚度，并且其中所述氮化钛层具有在3纳米到6纳米范围内的厚度。
14.根据权利要求10所述的方法，其中形成所述至少一个硅区是在光敏像素矩阵的制造期间执行的。
15.根据权利要求14所述的方法，其中沉积所述钛层包含使用静电板来保持包括所述集成电路的半导体晶片。
16.根据权利要求14的方法，其中光敏像素矩阵的制造包括形成具有栅极的晶体管，并且其中所述至少一个硅区是所述晶体管的所述栅极。
17.根据权利要求16所述的方法，其中所述晶体管是以下项之一：掩埋在衬底中的转移晶体管或垂直晶体管。
18.根据权利要求10所述的方法，其中形成所述至少一个硅区包括以大于或等于每立方厘米1018个原子的掺杂剂浓度在硅中注入p型掺杂剂。
19.根据权利要求10所述的方法，还包括将所述集成电路组装为两个重叠的集成电路芯片的三维集成。
20.根据权利要求10所述的方法，其中硅化钛的所述欧姆耦合区包括比例低于10％的氧原子和比例在60％到80％范围内的硅原子。
...【技术特征摘要】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述欧姆耦合区具有由球形段限定的体积。
3.根据权利要求2所述的集成电路，其中所述球形段具有在45纳米到57纳米范围内的第一基盘半径和在14纳米到26纳米范围内的高度。
4.根据权利要求1所述的集成电路，其中所述欧姆耦合区域包括：
5.根据权利要求1所述的集成电路，进一步包括光敏像素矩阵，其中所述至少一个硅区位于所述光敏像素矩阵中。
6.根据权利要求5所述的集成电路，其中所述光敏像素矩阵包括具有栅极区的晶体管，并且其中所述至少一个硅区是所述晶体管的所述栅极区。
7.根据权利要求6所述的集成电路，其中所述晶体管包括以下项之一：掩埋在衬底中的转移晶体管或垂直晶体管。
8.根据权利要求1所述的集成电路，其中所述至少一个硅区是p+掺杂硅，其中p掺杂剂的浓度大于或等于每立方厘米1018个原子。
9.根据权利要求1所述的集成电路，包括在两个重叠的集成电路芯片的三维集成中的组件。
10.一种用于制造集成电路的方法，包括：
11.根据权利要求10所述的方法，其中硅化钛的所述欧姆耦合区具有由球形段限定的体积。
12.根据权利要求10所述的方法，其中形成所述至...
【专利技术属性】
技术研发人员：M·格雷瓜尔，J·施密特，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。