绝缘体上硅类型的半导体器件和相应的制造方法技术

本公开涉及绝缘体上硅类型的半导体器件和相应的制造方法。绝缘体上硅类型的半导体器件包括在载体衬底的P型阱中的NMOS晶体管，在载体衬底的N型阱中的PMOS晶体管，以及被配置为在P型阱和N型阱中产生电压以便选择性地向NMOS晶体管和PMOS晶体管提供中性、前向和逆向反向偏置条件的电源电路。当第一非零负电压施加到P型阱且第一非零正电压施加到N型阱时，实现中性反向偏置条件。NMOS晶体管和PMOS晶体管被配置为在中性反向偏置条件下具有标称阈值电压。电压。电压。

【技术实现步骤摘要】
绝缘体上硅类型的半导体器件和相应的制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年5月30日提交的法国专利申请No.2205119的优先权，该在法律允许的最大程度上通过引用并入本文。


[0003]实施例和实现方式涉及绝缘体上硅类型的半导体器件和相应的方法。

技术介绍

[0004]SOI衬底允许特别受益于“反向偏置(back bias)”，即由载体衬底的偏置引起的穿过掩埋介电层的半导体膜中的场效应。实际上，它是位于载体衬底中的局部偏置的掺杂阱。在SOI技术中产生的MOS晶体管(“金属氧化物半导体”的首字母缩写)的沟道区位于半导体膜中，使得反向偏置允许改变MOS晶体管的行为。
[0005]通常，PMOS晶体管的负号和NMOS晶体管的正号的反向偏置，称为前向(forward)反向偏置，允许降低晶体管的阈值电压并因此改善它们的性能，但增加电流泄漏；虽然PMOS晶体管的正号和NMOS晶体管的负号的反向偏置(称为逆向(reverse)反向偏置)允许增加晶体管的阈值电压并因此减少电流泄漏，但使其性能劣化(deteriorates)。
[0006]此外，PMOS和NMOS晶体管通常在具有各自掺杂类型的载体衬底的阱中产生，或者在“正常阱(regular well)”的配置中产生，其中PMOS晶体管在N型阱中产生并且NMOS晶体管在P型阱中产生(也就是说，以在单片衬底“体”中产生MOS晶体管的方式)；在“倒装阱(flipwell)”的配置中，PMOS晶体管在P型阱中制造，NMOS晶体管在N型阱中制造(由于SOI衬底的掩埋介电层，这是可能的)。
[0007]因此，在反向偏置的情况下，P型阱和N型阱之间的电位差受阱之间形成的PN结的阈值电压限制，使得正常阱的配置不允许(或太少而不可用)前向反向偏置，且翻转阱配置不允许(或太少而不可用)逆向反向偏置。
[0008]正常阱与翻转阱的共同集成不是有利的，特别是在表面占用方面，因为在这种情况下，相同类型的晶体管(NMOS或PMOS)必须在分开的阱中制造并电隔离。
[0009]使用额外横向隔离沟槽且比典型横向隔离沟槽深的用于电隔离N型和P型外壳的技术允许前向和逆向反向偏置，但产生额外制造步骤，所述额外制造步骤在制造半导体器件方面昂贵且复杂，且还在电路设计方面产生额外复杂性。
[0010]实施例和实现方式允许前向和逆向反向偏置，对于NMOS晶体管和PMOS晶体管，前向和逆向反向偏置可以在大于阱之间的PN结的阈值电压的值处被使用，相同类型的晶体管(NMOS或PMOS)都能够共同集成在载体衬底的相同阱中，而不会在电路的制造和设计中产生复杂性。

技术实现思路

[0011]根据一个方面，在这方面提出了绝缘体上硅类型的半导体器件，包括在半导体膜
中和半导体膜上的至少一个NMOS晶体管，该半导体膜通过掩埋介电层与设置在载体衬底中的P型掺杂阱分离；在半导体膜中和半导体膜上的至少一个PMOS晶体管，该半导体膜通过掩埋介电层与设置在载体衬底中的N型掺杂阱分离；以及电源电路，该电源电路被配置为在P型阱和N型阱中产生电压，从而选择性地向NMOS晶体管和PMOS晶体管提供中性、前向和逆向反向偏置条件，其中电源电路被配置为在中性反向偏置条件下产生P型阱中的第一非零负电压和N型阱中的第一非零正电压，NMOS晶体管和PMOS晶体管分别被配置为在中性反向偏置条件下具有标称阈值电压。
[0012]换句话说，提出了在中性反向偏置的特定情况下，其中晶体管的阱分别被负偏置和正偏置，产生被特别配置为具有标称阈值电压(即，为电路的正常操作提供的阈值电压)的NMOS晶体管和PMOS晶体管。
[0013]因此，从包括P型阱的负偏置和N型阱的正偏置的中性反向偏置条件，有可能增加偏置P型阱的电压并同时降低偏置N型阱的电压，以便为NMOS晶体管和PMOS晶体管两者产生可用的前向反向偏置，而不超过两个阱之间的PN结的阈值电压。
[0014]实施例和实现方式涉及绝缘体上硅类型的半导体器件，通常由首字母缩略词“SOI”表示，也就是说，由SOI类型的衬底制成的半导体器件包括载体衬底，掩埋介电层和通常由硅制成的半导体膜，该半导体膜可以处于少数载流子的完全耗尽状态(“完全耗尽SOI”的“FDSOI”)。
[0015]根据一个实施例，在这点上，电源电路被配置为在前向反向偏置条件下产生高于P型阱中的第一非零负电压的电压和低于N型阱中的第一非零正电压的电压。
[0016]根据一个实施例，电源电路被配置为在逆向反向偏置条件下产生低于P型阱中的第一非零负电压的电压和高于N型阱中的第一非零正电压的电压。
[0017]实际上，从包括P型阱的负偏置和N型阱的正偏置的相同中性反向偏置条件，还可以降低偏置P型阱的电压并同时增加偏置N型阱的电压，以便为NMOS晶体管和PMOS晶体管产生可用的逆向反向偏置，而不超过两个阱之间的PN结的阈值电压。
[0018]根据一个实施例，至少一个NMOS晶体管在相应的半导体膜中包括拉伸应变沟道区，并且至少一个PMOS晶体管在相应的半导体膜中包括压缩应变沟道区。
[0019]在硅晶体的一个方向上的机械拉伸应变通常在材料的垂直方向上产生压缩应变，反之亦然。术语“拉伸/压缩应变沟道区”是指在沟道区的方向上，即在晶体管的源极和漏极之间的方向上考虑给定的应变(拉伸或压缩)。
[0020]NMOS晶体管的沟道中的拉伸应变和PMOS晶体管的沟道中的压缩应变允许改善晶体管的性能，特别是在载流子迁移率方面。然而，传统上在晶体管的沟道中使用机械应变具有困难，因为它们产生晶体管的阈值电压的降低，并因此产生电流泄漏的增加。然而，P型阱的负偏置和N型阱的正偏置产生相应晶体管的阈值电压的增加，因此允许受益于晶体管的沟道中的机械应变的优点而不经历其缺点。
[0021]根据一个实施例，所述至少一个PMOS晶体管包括由硅－锗合金制成的沟道区，其在相应的半导体膜中具有大于25％原子百分比的锗浓度。
[0022]类似地，使用由具有高剂量锗的硅－锗化合物制成的沟道区允许改进PMOS晶体管的性能，但反过来产生晶体管的阈值电压的降低。同样，N型阱的正偏压产生PMOS晶体管的阈值电压的增加，因此允许受益于沟道中的硅－锗组合物的优点而不经历其缺点。
[0023]根据一个实施例，NMOS晶体管和PMOS晶体管包括分别位于栅极导电区和半导体膜之间的栅极介电层，栅极介电层包括氮以便形成氮氧化硅“SiON”层。
[0024]氧化硅中氮的存在允许增加栅极介电层的电容而不减小栅极介电层的物理厚度，这在性能方面是有利的，同时维持穿过栅极介电层的隧穿泄漏常数。然而，在栅极介电层中氮的存在反过来产生NMOS晶体管的阈值电压的降低和PMOS晶体管的阈值电压的增加。然而，给定NMOS晶体管和PMOS晶体管的特定配置以在其中晶体管的阱分别被负偏置和正偏置的特定中性反向偏置条件下具有标称阈值电压，在此再次可能受益于栅极介电层中的氮氧化硅的优点而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝缘体上硅类型的半导体器件，包括：NMOS晶体管，在半导体膜中和在所述半导体膜上，所述NMOS晶体管通过掩埋介电层与设置在载体衬底中的P型掺杂阱分离；PMOS晶体管，在半导体膜中和在所述半导体膜上，所述PMOS晶体管通过所述掩埋介电层与设置在所述载体衬底中的N型掺杂阱分离；以及电源电路，被配置为在所述P型掺杂阱和所述N型掺杂阱中产生电压，以选择性地向所述NMOS晶体管和所述PMOS晶体管提供中性反向偏置条件、前向反向偏置条件和逆向反向偏置条件，其中所述电源电路被配置为针对所述中性反向偏置条件产生：在所述P型掺杂阱中的第一非零负电压和在所述N型掺杂阱中的第一非零正电压，所述NMOS晶体管和所述PMOS晶体管分别被配置为在所述中性反向偏置条件下具有标称阈值电压。2.根据权利要求1所述的器件，其中所述电源电路被配置为针对所述前向反向偏置条件，在所述P型掺杂阱中产生高于所述第一非零负电压的电压，并且在所述N型掺杂阱中产生低于所述第一非零正电压的电压。3.根据权利要求1所述的器件，其中所述电源电路被配置为针对所述逆向反向偏压条件，在所述P型掺杂阱中产生低于所述第一非零负电压的电压，并且在所述N型掺杂阱中产生高于所述第一非零正电压的电压。4.根据权利要求1所述的器件，其中所述NMOS晶体管包括在相应的所述半导体膜中的拉伸应变沟道区，并且所述PMOS晶体管包括在相应的所述半导体膜中的压缩应变沟道区。5.根据权利要求1所述的器件，其中所述PMOS晶体管包括在所述相应半导体膜中具有大于25％原子百分比的锗浓度的、由硅－锗合金制成的沟道区。6.根据权利要求1所述的器件，其中所述NMOS晶体管和所述PMOS晶体管包括分别位于栅极导电区和所述半导体膜之间的栅极介电层，所述栅极介电层包括氮以便形成氮氧化硅SiON层。7.根据权利要求1所述的器件，其中所述NMOS晶体管和所述PMOS晶体管包括栅极导电区，所述栅极导电区包括氮化钛和选自镧和铝的氮化钛添加剂，以便调制所述NMOS晶体管的栅极和所述PMOS晶体管的栅极的功函数，以在所述中性反向偏置条件下获得所述标称阈值电压。8.根据权利要求1所述的器件，其中所述NMOS晶体管和所述PMOS晶体管包括相应沟道区，所述相应沟道区包括被配置为调制所述相应沟道区的功函数以便在所述中性反向偏置条件下获得所述标称阈值电压的掺杂物质浓度。9.根据权利要求1所述的器件，包括至少一个CMOS电路，所述CMOS电路提供有所述NMOS晶体管和所述PMOS晶体管，所述NMOS晶体管和所述PMOS晶体管被配置为在所述中性反向偏置条件下在以下间隔中的至少一者中具有标称阈值电压：绝对值在0.15V与0.25V之间的超低阈值电压间隔；绝对值在0.2V与0.3V之间的低阈值电压间隔；绝对值在0.25V与0.35V之间的下中间阈值电压间隔；绝对值在0.3V与0.4V之间的上中间阈值电压间隔；或绝对值在0.35V与0.45V之间的高阈值电压HVT间隔。10.一种用于制造绝缘体上硅类型的半导体器件的方法，包括：
在通过掩埋介电层与设置在载体衬底中的P型掺杂阱分离的半导体膜中和上形成NMOS晶体管；在通过所述掩埋介电层与设置在所述载体衬底中的N型掺杂阱分离的半导体膜中和上形成PMOS晶体管；以及形成能够在所述P型掺杂阱和所述N型掺杂阱中产生电压以选择性地向所述NMOS晶体管和所述PMOS晶体管提供中性反向偏置条件、前向反向偏置条件和逆向反向偏置条件的电源电路，其中所述电源电路被配置为通过向所述P型掺杂阱施加第一非零负电压并且向所述N型掺杂阱施加第一非零正电压...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：