一种半导体器件及其制造方法技术

本发明专利技术公开一种半导体器件及其制造方法，涉及半导体技术领域，以提高

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法
。

技术介绍

[0002]环栅晶体管包括的栅堆叠结构不仅形成在沟道的顶部和侧壁上，还形成在沟道的底部，因此相对于平面晶体管和鳍式场效应晶体管，环栅晶体管具有较高的栅控能力等优势
。
并且，对于
P
型环栅晶体管来说，采用锗硅或锗等高迁移率半导体材料制造
P
型环栅晶体管包括的沟道区，可以提高
P
型环栅晶体管的空穴迁移率
。
[0003]但是，采用现有的制造方法形成的上述
P
型环栅晶体管的良率较低
、
且工作性能不佳
。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制造方法，用于提高
P
型环栅晶体管的良率，并提升
P
型环栅晶体管的工作性能
。
[0005]为了实现上述目的，本专利技术提供了一种半导体器件，该半导体器件包括：半导体基底以及形成在半导体基底上的
P
型环栅晶体管
。
其中，
P
型环栅晶体管包括的沟道区具有至少一层纳米结构
。
每层纳米结构包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部
。
第二材料部的材料中的锗含量分别大于第一材料部和第三材料部的材料中的锗含量，第三材料部的材料中的锗含量大于第一材料部的材料中的锗含量
。
第二材料部位于第一材料部沿厚度方向的两侧，第三材料部位于第一材料部沿宽度方向的两侧
。
第一材料部的厚度方向平行于半导体基底的厚度方向，第一材料部的宽度方向平行于
P
型环栅晶体管包括的栅堆叠结构的宽度方向
。
[0006]采用上述技术方案的情况下，本专利技术提供的半导体器件中，形成在半导体基底上的
P
型环栅晶体管包括的沟道区具有至少一层纳米结构
。
并且，每层纳米结构包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部
。
基于此，因与硅材料相比，锗硅材料具有较高的迁移率迁移率，故当
P
型环栅晶体管的沟道区包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部时，利于提高
P
型环栅晶体管的空穴迁移率，进而利于提升
P
型环栅晶体管的工作性能
。
[0007]另外，第一材料部
、
第二材料部和第三材料部中，锗含量相对较高的第二材料部和第三材料部覆盖在锗含量相对较低的第一材料部的外周
。
此时，在实际制造本专利技术中的
P
型环栅晶体管的过程中，在通过刻蚀剂去除位于
P
型环栅晶体管包括的底层纳米结构与半导体基底之间
(
在
P
型环栅晶体管包括至少两层纳米结构时，还包括位于相邻两层
P
型环栅晶体管包括的纳米结构之间
)
的硅材料的牺牲层时，因锗含量相对较高的第二材料部和第三材料部分别相对于硅材料的牺牲层之间的材料差异较大，故刻蚀剂难以对
P
型环栅晶体管包括的纳米结构造成损伤，即能够提高材料包括锗硅高迁移率材料的纳米结构相对于硅材料的牺牲层之间的刻蚀选择比，利于提高
P
型环栅晶体管包括的沟道区的良率
。
[0008]其次，与
[100]晶向相对，
[110]晶向的空穴迁移率更高，故将锗含量相对较高的第二材料部设置在第一材料部沿宽度方向的两侧，能够进一步提高
P
型环栅晶体管的工作性能
。
并且，与第三材料部相比，第二材料部的材料内的锗含量相对较低，能够降低第二材料部的界面态密度
。
同时，第一材料部
、
第二材料部和第三材料部中，锗含量最高的第三材料部位于第一材料部沿厚度方向的两侧，可以提高纳米结构中
[100]晶向的空穴迁移率，降低纳米结构中
[100]晶向和
[110]晶向的空穴迁移率之间的差值，利于使得沿纳米结构周向的各部分区域均具有较高的空穴迁移率，能够进一步提高
P
型环栅晶体管的工作性能
。
[0009]第二方面，本专利技术还提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：首先，提供一半导体基底
。
接下来，在半导体基底上形成
P
型环栅晶体管
。
其中，
P
型环栅晶体管包括的沟道区具有至少一层纳米结构
。
每层纳米结构包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部
。
第二材料部的材料中的锗含量分别大于第一材料部和第三材料部的材料中的锗含量，第三材料部的材料中的锗含量大于第一材料部的材料中的锗含量
。
第二材料部位于第一材料部沿厚度方向的两侧，第三材料部位于第一材料部沿宽度方向的两侧
。
第一材料部的厚度方向平行于半导体基底的厚度方向，第一材料部的宽度方向平行于
P
型环栅晶体管包括的栅堆叠结构的宽度方向
。
[0010]本专利技术中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述
。
附图说明
[0011]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定
。
在附图中：
[0012]图1为本专利技术实施例提供的半导体器件在制造过程中的结构示意图一；
[0013]图2为本专利技术实施例提供的半导体器件在制造过程中的结构示意图二；
[0014]图3为本专利技术实施例提供的半导体器件在制造过程中的结构示意图三；
[0015]图4为本专利技术实施例提供的半导体器件在制造过程中的结构示意图四；
[0016]图5为本专利技术实施例提供的半导体器件在制造过程中的结构沿第一鳍部长度方向的纵向剖视示意图五；
[0017]图6为本专利技术实施例提供的半导体器件在制造过程中的结构沿第一鳍部长度方向的纵向剖视示意图六；
[0018]图7中的
(1)
部分为本专利技术实施例提供的半导体器件在制造过程中的结构沿第二鳍部长度方向且在第二鳍部处的纵向剖视示意图七；图7中的
(2)
部分为本专利技术实施例提供的半导体器件在制造过程中的结构沿第一鳍部长度方向且在第一鳍部处的纵向剖视示意图八；
[0019]图8中的
(1)
部分为本专利技术实施例提供的半导体器件在制造过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：半导体基底以及形成在所述半导体基底上的
P
型环栅晶体管；其中，所述
P
型环栅晶体管包括的沟道区具有至少一层纳米结构；每层所述纳米结构包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部；所述第二材料部的材料中的锗含量分别大于所述第一材料部和所述第三材料部的材料中的锗含量，所述第三材料部的材料中的锗含量大于所述第一材料部的材料中的锗含量；所述第二材料部位于所述第一材料部沿厚度方向的两侧，所述第三材料部位于所述第一材料部沿宽度方向的两侧；所述第一材料部的厚度方向平行于所述半导体基底的厚度方向，所述第一材料部的宽度方向平行于所述
P
型环栅晶体管包括的栅堆叠结构的宽度方向
。2.
根据权利要求1所述的半导体器件，其特征在于，所述第二材料部和
/
或所述第三材料部的厚度大于等于
0.5nm、
且小于等于
1nm
；和
/
或，所述第二材料部和所述第三材料部的厚度相等
。3.
根据权利要求1所述的半导体器件，其特征在于，所述第三材料部的材料内的锗含量大于等于
30
％
、
且小于等于
50
％；和
/
或，所述第二材料部的材料内的锗含量大于等于
35
％
、
且小于等于
70
％
。4.
根据权利要求1所述的半导体器件，其特征在于，所述
P
型环栅晶体管包括的沟道区具有的每层所述纳米结构中，所述第二材料部沿所述第一材料部宽度方向的表面相对于所述第三材料部背离所述第一材料部的表面向内凹入
。5.
根据权利要求4所述的半导体器件，其特征在于，所述第二材料部沿所述第一材料部宽度方向的表面相对于所述第三材料部背离所述第一材料部的表面向内凹入的距离大于
0、
且小于等于
1nm。6.
根据权利要求1所述的半导体器件，其特征在于，所述
P
型环栅晶体管包括的沟道区中，每层纳米结构还包括硅保护部；所述硅保护部覆盖在所述第二材料部和所述第三材料部的外周
。7.
根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括
N
型环栅晶体管，所述
N
型环栅晶体管和所述
P
型环栅晶体管沿平行于所述半导体基底表面的方向间隔分布在所述半导体基底上；所述
N
型环栅晶体管包括的沟道区的材料不同于所述
P
型环栅晶体管包括的沟道区的至少部分材料；所述
N
型环栅晶体管包括的沟道区中每层纳米结构与所述
P
型环栅晶体管包括的沟道区中位于相同层数的纳米结构沿半导体基底的厚度方向交错分布
。8.
根据权利要求7所述的半导体器件，其特征在于，所述半导体基底位于所述
P
型环栅晶体管包括的沟道区下方的部分包括硼重掺杂区，所述硼重掺杂区的顶部与所述
P
型环栅晶体管包括的部分栅堆叠结构接触；所述半导体器件还包括位于所述半导体基底与所述
N
型环栅晶体管包括的沟道区之间的本征硅层；所述本征硅层的厚度的大于等于所述
P
型环栅晶体管包括的栅堆叠结构的厚度
。9.
一种半导体器件的制造方法，其特征在于，包括：提供一半导体基底；在所述半导体基底上形成
P
型环栅晶体管；其中，所述
P
型环栅晶体管包括的沟道区具
有至少一层纳米结构；每层所述纳米结构包括材料均为锗硅的第一材料部
、
第二材料部和第三材料部；所述第二材料部的材料中的锗含量分别大于所述第一材料部和所述第三材料部的材料中的锗含量，所述第三材料部的材料中的锗含量大于所述第一材料部的材料中的锗含量；所述第二材料部位于所述第一材料部沿厚度方向的两侧，所述第三材料部位于所述第一材料部沿宽度方向的两侧；所述第一材料部的厚度方向平行于所述半导体基底的厚度方向，所述第一材料部的宽度方向平行于所述
P
型环栅晶体管包括的栅堆叠结构的宽度方向
。10.
根据权利要求9所述的半导体器件的制造方法，其特征在于，所述在所述半导体基底上形成
P
型环栅晶体管，包括：在半导体基底上至少形成第一鳍部；沿所述半导体基底的厚度方向，所述第一鳍部包牺牲层
、
以及位于所述牺牲层上的至少一层半导体叠层；每层半导体叠层包括第一半导体层
...

【专利技术属性】
技术研发人员：李永亮，贾晓锋，张青竹，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：