一种半导体装置，包括多个半导体片或半导体线，位于从基板上突出的底部鳍片结构上；源极/漏极外延层，与半导体片或半导体线接触；栅极介电层，设置在半导体片或半导体线的每一个通道区上，并包绕半导体片或半导体线的每一个通道区；栅极电极层，设置在栅极介电层上，并包绕半导体片或半导体线的每一个通道区；以及栅极侧壁间隔物，设置在栅极电极层的侧壁上，其中一片介电层设置在栅极侧壁间隔物的底部上，其中介电层由与栅极侧壁间隔物不同材料形成；以及介电层的厚度在横向上变化。以及介电层的厚度在横向上变化。以及介电层的厚度在横向上变化。
【技术实现步骤摘要】
半导体装置
[0001]本技术实施例是涉及全绕式栅极(gate
‑
all
‑
around,GAA)鳍式场效晶体管(field
‑
effect transistor,FET)，尤其涉及具有垂直堆叠的复数通道的全绕式栅极场效晶体管。
技术介绍
[0002]随着半导体工业发展到纳米技术工艺节点以追求更高的装置密度、更高的性能和更低的成本，源自制造和设计问题的挑战导致了三维设计的发展，例如多
‑
闸场效晶体管(field
‑
effect transistor,FET)，包括鳍式场效晶体管(Fin FET)和全绕式栅极(gate
‑
all
‑
around,GAA)场效晶体管。在鳍式场效晶体管中，栅极电极与通道区的三个侧表面邻近，栅极介电层插入其间。因为栅极结构在三个表面上围绕(包绕)鳍片，所以晶体管本质上具有三个栅极来控制通过鳍片或通道区的电流。不幸的是，通道的第四面，即通道的底部远离闸电极，因此不受密切的栅极控制。相比之下，在全绕式栅极场效晶体管中，通道区的所有侧面都被闸电极包围，这使得通道区的空乏(depletion)更充分，并且由于更陡峭的次临界电流摆动(sub
‑
threshold current swing,SS)和较小的漏极导致位障降低(drain induced barrier lowering,DIBL)，导致短通道效应更小。随着晶体管尺寸不断缩小到次10
‑r/>15nm技术节点，需要进一步改进全绕式栅极场效晶体管。
技术实现思路
[0003]本技术的目的在于提出一种半导体装置，以解决上述至少一个问题。
[0004]本技术提供了一种半导体装置，包括：多个半导体片或半导体线，位于从基板上突出的底部鳍片结构上；源极/漏极外延层，与半导体片或半导体线接触；栅极介电层，设置在半导体片或半导体线的每一个通道区上，并包绕半导体片或半导体线的每一个通道区；栅极电极层，设置在栅极介电层上，并包绕半导体片或半导体线的每一个通道区；以及栅极侧壁间隔物，设置在栅极电极层的侧壁上，其中一片介电层设置在栅极侧壁间隔物的底部上，其中介电层由与栅极侧壁间隔物不同材料形成；以及介电层的厚度在横向上变化(laterally varies)。
[0005]根据本技术其中的一个实施方式，该片介电层的厚度随着与该栅极电极层的距离增加而减少。
[0006]根据本技术其中的一个实施方式，该片介电层具有一锥形形状。
[0007]根据本技术其中的一个实施方式，该栅极介电层的一部分穿入至该栅极侧壁间隔物下方。
[0008]根据本技术其中的一个实施方式，该片介电层的最大厚度为0.5nm至约2nm。
[0009]根据本技术其中的一个实施方式，源极/漏极外延层的宽度朝向该基板减小。
[0010]根据本技术其中的一个实施方式，源极/漏极外延层的底部具有圆形形状或锥形形状。
[0011]根据本技术其中的一个实施方式，该栅极侧壁间隔物的厚度为3nm至12nm。
[0012]根据本技术其中的一个实施方式，栅极电极层包括阻挡层、黏附层、功函数调整材料层、胶层、体金属层、或其组合。
[0013]根据本技术其中的一个实施方式，还包括该栅极电极层上的一绝缘盖层。
附图说明
[0014]以下将配合所附附图详述本技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本技术实施例的特征。
[0015]图1根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0016]图2根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0017]图3根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0018]图4A、图4B根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0019]图5根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0020]图6根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0021]图7A、图7B根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0022]图8根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0023]图9根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0024]图10A、图10B根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0025]图11根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0026]图12根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0027]图13根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0028]图14A、图14B根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0029]图15根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0030]图16A、图16B、图16C及图16D根据本公开的一实施例，示出不同制造阶段之一的半导体鳍式场效晶体管装置。
[0031]附图标记如下：
[0032]10:基板
[0033]12:底部鳍片结构
[0034]20:第一半导体层
[0035]21:源极/漏极空间
[0036]22:空腔
[0037]25:第二半导体层
[0038]29:鳍片结构
[0039]30:隔离绝缘层
[0040]35L:第一绝缘层
[0041]35:内部间隔物
[0042]40:牺牲栅极结构
[0043]42:牺牲栅极介电层
[0044]42A:残留介电层
[0045]44:牺牲栅极电极层
[0046]45:栅极侧壁间隔物
[0047]46:第一掩模层
[0048]48:第二掩模层
[0049]49:栅极空间
[0050]50:源极/漏极外延层
[0051]52:第一外延层
[0052]54:第二外延层
[0053]60:第二绝缘层
[0054]65:层间介电层
[0055]102:栅极介电层
[0056]104:栅极电极层
[0057]T1:厚度
[0058]T2:厚度
[0059]W1:宽度
[0060]W2:宽度
[006本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：多个半导体片或半导体线，位于从一基板上突出的一底部鳍片结构上；一源极/漏极外延层，与多个所述半导体片或半导体线接触；一栅极介电层，设置在多个所述半导体片或半导体线的每一个通道区上，并包绕多个所述半导体片或半导体线的每一个通道区；一栅极电极层，设置在该栅极介电层上，并包绕多个所述半导体片或半导体线的每一个通道区；以及一栅极侧壁间隔物，设置在该栅极电极层的一侧壁上，其中一片介电层设置在该栅极侧壁间隔物的一底部上，其中该介电层由与该栅极侧壁间隔物不同材料形成；以及该片介电层的厚度在横向上变化。2.如权利要求1所述的半导体装置，其特征在于，该片介电层的厚度随着与该栅极电极层的距离增加而减少。3.如权利要求2所述的半导体装置，其特征在于，该片介电层具有一锥...
【专利技术属性】
技术研发人员：高魁佑，林士尧，陈振平，林志翰，张铭庆，陈昭成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。