集成电路封装结构制造技术

本发明专利技术提供了一种集成电路封装结构，包括：第一集成电路封装，其包括：第一封装基板，具有相对的第一表面与第二表面；以及第一半导体芯片，设置于第一封装基板的第一表面的第一部上。此外，第二集成电路封装，设置于第一封装基板的第一表面的不同于第一部分的第二部分上，包括：第二封装基板，具有相对的第三表面与第四表面；以及第二半导体芯片，设置于第二封装基板的第三表面的一部分上，其中第二半导体芯片具有不同于第一半导体芯片的功能。

【技术实现步骤摘要】
集成电路封装结构本专利技术为申请号为“201210377006.1”，专利技术名称为“集成电路封装结构”的专利技术专利申请的分案申请。
本专利技术关于集成电路封装结构(ICpackagestructure)，且特别关于相邻型叠合式封装(side-bypackage-on-package)型态的一种封装结构，其包括垂直与水平设置于封装基板上的数个半导体芯片。
技术介绍
电子装置需要于具有较少物理空间的集成电路封装内封装有更多的集成电路。其中部份技术着重于在每一集成电路中整合有更多功能，而其他技术则着重于将此些集成电路堆叠于单一封装之内。当这些方法在集成电路内提供更多的功能时，上述技术恐无法完全地解决如较低高度、较小尺寸以及成本降低等需求。而当今移动电子装置，例如为智能型手机(smartphone)以及个人数字助理(PDA)等，期望于愈来愈低的成本下将愈来愈多的集成电路封装于愈来愈小的物理空间。目前已发展出如多芯片封装(multi-chippackage)与封装内封装(package-in-package，PIP)等众多技术，以符合上述需求。
技术实现思路
为了解决在狭小的空间内集成更多的芯片的技术问题，本专利技术特提供一种新的集成电路封装结构。依据实施方式，本专利技术提供了一种集成电路封装结构，包括：一种集成电路封装结构，包括：第一集成电路封装，所述第一集成电路封装包括：第一封装基板，具有相对的第一表面与第二表面；以及第一半导体芯片，设置于所述第一封装基板的所述第一表面的第一部分上；覆盖于所述第一半导体芯片以及所述第一封装基板的所述第一表面的所述第一部分的第一封装层；第二集成电路封装，设置于所述第一封装基板的所述第一表面的不同于所述第一部分的第二部分上，且与所述第一半导体芯片和所述第一封装层不重叠，所述第二集成电路封装包括：第二封装基板，具有相对的第三表面与第四表面；多个第二锡球，设置于所述第二封装基板的所述第四表面上；以及第二半导体芯片，设置于所述第二封装基板的所述第三表面的部分上，其中所述第二半导体芯片具有不同于所述第一半导体芯片的功能；以及覆盖于所述第二半导体芯片以及所述第一封装基板的所述第一表面的所述第二部分的第二封装层；其中，没有其他集成电路封装形成于所述第一集成电路封装之上；其中，所述集成电路封装结构更包括印刷电路板，具有相对的第五表面与第六表面，其中所述第一集成电路封装设置于所述印刷电路板的所述第五表面之上；其中，所述第一半导体芯片为逻辑芯片，而所述第二半导体芯片为包括有易失性存储装置与非易失性存储装置的整合芯片；其中，所述第一封装基板的所述第一表面的第三部内形成有数个总线；其中，所述第一集成电路封装的所述逻辑芯片与所述第二集成电路封装的所述整合芯片通过所述第一封装基板的所述数个总线连接而不通过形成于所述印刷电路板内的总线连接。本专利技术的集成电路封装结构具有较佳的操作效率与可靠度。附图说明图1为一示意图，显示了依据本专利技术的实施方式的一种集成电路封装结构；图2为一上视示意图，显示了图1中所示的集成电路封装结构；图3为一示意图，显示了依据本专利技术的另一实施方式的一种集成电路封装结构；图4为一上视示意图，显示了图3内所示的集成电路封装结构；图5为一示意图，显示了依据本专利技术的又一实施方式的一种集成电路封装结构；图6为一上视示意图，显示了图5内所示的集成电路封装结构。具体实施方式在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。图1-4为一系列示意图，显示了可应用于移动电子装置的集成电路封装结构的多个实施方式，其中图1、3显示了分别沿图2、4内线段1-1与3-3的一示意剖面图，而图2、4分别显示了图1、3内集成电路封装结构的上视示意图。如图1-4所示的集成电路封装结构做为比较之用，用以解说本专利技术的专利技术人所观察到的问题，而非用于限制本专利技术。请参照图1、2，显示了具有相邻封装(side-by-side)形态的一种集成电路封装结构(ICpackagesubstrate)100。集成电路封装结构100包括具有相对表面A与B的印刷电路板(PCB)101、以及设置于印刷电路板101的表面A上的单独的两个集成电路封装150与180。此外，于印刷电路板101的一部分上形成有多个导线103。如图1、2所示，集成电路封装150与180设置于印刷电路板101的表面A的不同部分之上，而集成电路封装180位于集成电路封装150的一侧。导线103为平行导线，以做为总线(busline)之用，以电性连结集成电路封装150与集成电路封装180。于一实施方式中，集成电路封装150包括具有相对表面C与D的封装基板151、设置于封装基板151的表面C上的半导体芯片153、覆盖半导体芯片153与封装基板151的表面C的封装层(encapsulatelayer)155，以及设置于封装基板153的表面D上用于电性连结对应地形成于印刷电路板101的表面A上的数个焊垫(landingpads，未显示)的数个锡球(solderball)157。同样地，集成电路封装180包括具有相对表面E与F的封装基板181、设置于封装基板181的表面E上的半导体芯片183、覆盖半导体芯片183与封装基板181的表面E的封装层185，以及设置于封装基板181的表面F上用于电性连结对应地形成于印刷电路板101的表面A上的数个焊垫(landingpads，未显示)的数个锡球(solderball)187。半导体芯片183可具有不同于半导体芯片153的功能。于一实施方式中，集成电路封装结构100用于移动电子装置之内，例如为移动电话、随身数字助理(PDA)或相似物。于此实施方式中，印刷电路板101可为移动电子装置的主板(motherboard)，而半导体芯片153可为如微处理器(microprocessor)的逻辑芯片(logicchip)，而半导体芯片183可为整合型存储芯片，其包括整合于单一半导体芯片之内的如嵌入式快闪(e-MMCTM)存储装置的非易失性存储装置(non-volatilememorydevice)以及如低功率双倍数据率(LPDDR)存储装置的易失性存储装置(volatilememorydevice)。然而，由于如导线103的总线(busline)设置并形成于移动电子装置的主板(例如为印刷电路板101)内，因而使得半导体芯片183内的易失性记装置之总线速度(busspeed)受到限制，进而影响了集成电路封装结构100的操作效率。请参照图3、4，显示了具有叠合型封装(package-on-packagepackage)形态的一种集成电路封装结构200。集成电路封装结构200包括具有相对表面G与H的印刷电路板201、以及分别设置于本文档来自技高网...

【技术保护点】
一种集成电路封装结构，包括：第一集成电路封装，所述第一集成电路封装包括：第一封装基板，具有相对的第一表面与第二表面；以及第一半导体芯片，设置于所述第一封装基板的所述第一表面的第一部分上；覆盖于所述第一半导体芯片以及所述第一封装基板的所述第一表面的所述第一部分的第一封装层；第二集成电路封装，设置于所述第一封装基板的所述第一表面的不同于所述第一部分的第二部分上，且与所述第一半导体芯片和所述第一封装层不重叠，所述第二集成电路封装包括：第二封装基板，具有相对的第三表面与第四表面；多个第二锡球，设置于所述第二封装基板的所述第四表面上；以及第二半导体芯片，设置于所述第二封装基板的所述第三表面的部分上，其中所述第二半导体芯片具有不同于所述第一半导体芯片的功能；以及覆盖于所述第二半导体芯片以及所述第一封装基板的所述第一表面的所述第二部分的第二封装层；其中，没有其他集成电路封装形成于所述第一集成电路封装之上；其中，所述集成电路封装结构更包括印刷电路板，具有相对的第五表面与第六表面，其中所述第一集成电路封装设置于所述印刷电路板的所述第五表面之上；其中，所述第一半导体芯片为逻辑芯片，而所述第二半导体芯片为包括有易失性存储装置与非易失性存储装置的整合芯片；其中，所述第一封装基板的所述第一表面的第三部内形成有数个总线；其中，所述第一集成电路封装的所述逻辑芯片与所述第二集成电路封装的所述整合芯片通过所述第一封装基板的所述数个总线连接而不通过形成于所述印刷电路板内的总线连接。...

【技术特征摘要】
2011.10.07 US 61/544,808;2012.09.12 US 13/612,7641.一种集成电路封装结构，包括：第一集成电路封装，所述第一集成电路封装包括：第一封装基板，具有相对的第一表面与第二表面；以及第一半导体芯片，设置于所述第一封装基板的所述第一表面的第一部分上；覆盖于所述第一半导体芯片以及所述第一封装基板的所述第一表面的所述第一部分的第一封装层；第二集成电路封装，设置于所述第一封装基板的所述第一表面的不同于所述第一部分的第二部分上，且与所述第一半导体芯片和所述第一封装层不重叠，所述第二集成电路封装包括：第二封装基板，具有相对的第三表面与第四表面；多个第二锡球，设置于所述第二封装基板的所述第四表面上；以及第二半导体芯片，设置于所述第二封装基板的所述第三表面的部分上，其中所述第二半导体芯片具有不同于所述第一半导体芯片的功能；以及覆盖于所述第二半导体芯片以及所述第一封装基板的所述第一表面的所述第二部分的第二封装层；其中，没有其他集成电路封装形成于所述第一集成电路封装之上；其中，所述集成电路封装结构更包括印刷电路板，具有相对的第五表面与第六...

【专利技术属性】
技术研发人员：童耿直，林子闳，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71