用于刻划密封结构的方法及设备技术

本发明专利技术涉及用于刻划密封结构的方法及设备。实例性集成电路裸片(图8，801)包含：多个下部层级导体层、位于所述多个下部层级导体层之间的多个下部层级绝缘体层、垂直延伸穿过所述下部层级绝缘体层的多个下部层级导通孔、上覆于所述下部层级导体层上的多个上部层级导体层、位于所述上部层级导体层之间且环绕所述上部层级导体层的多个上部层级绝缘体层、多个上部层级导通孔；至少两个刻划密封(805、807)，其经布置以形成从半导体衬底垂直延伸到在所述集成电路裸片的上表面处的钝化层的垂直阻挡层；及至少一个开口(809)，其垂直延伸穿过所述至少两个刻划密封中的一者且延伸穿过：所述上部层级导体层、所述上部层级导通孔层、所述下部层级导体层及所述下部层级导通孔层。

【技术实现步骤摘要】
用于刻划密封结构的方法及设备相关申请案交叉参考本申请案依据35U.S.C.§119(a)主张2016年9月7日在印度提出申请的标题为“METHODSANDAPPARATUSFORSCRIBESEALSTRUCTURES”的共同拥有的临时专利申请案(将德州仪器有限公司指定为申请人的第201641030533号印度专利申请案)的优先权权益，所述印度专利申请案据此以其全文引用方式并入本文中。
本专利技术一般来说涉及在半导体装置及集成电路制造中使用刻划密封，且更特定来说涉及用以使用磁及电容耦合增强裸片间RF耦合及裸片间耦合的刻划密封。
技术介绍
集成电路形成为半导体晶片上的多个裸片。对半导体晶片执行各种工艺步骤，所述工艺步骤包含：通过使用杂质掺杂及离子植入在半导体材料内形成有源区域；沉积且图案化绝缘体层；及形成例如金属层的导体层。绝缘体层形成于半导体衬底上方且形成于导体层之间及周围，以提供导体层之间的电绝缘。导体层包含例如经掺杂多晶硅、铝、金及铜导体层的材料。另一绝缘体层形成于整个装置上方且称为“钝化层”或有时称为“保护外涂层”或“PO”层。钝化层提供电绝缘以及保护以免受潮湿及可腐蚀或不利地影响导体及半导体衬底的其它杂质的影响。绝缘体层为有时可能被视为陶瓷材料(例如二氧化硅、氮化硅、氮氧化硅、碳化硅及聚酰亚胺)的薄脆性电介质材料层。通常为铝或另一导体的接合垫层可形成于最上部绝缘体层的顶部处，且由PO层覆盖。接合垫接着由PO层的开口部分暴露。接合线可机械且电耦合到接合垫以在集成电路裸片作为集成电路经完成时形成封装式集成电路的端子。可替代接合线或与接合线一起使用焊料球、焊料柱、焊料凸块或其它连接器以提供电端子。例如模制化合物的封装材料可施加到个别裸片或在形成个别裸片之前施加于“晶片级”工艺中；最终封装保护集成电路裸片及接合线或焊料球以免受潮湿及机械应力影响。在完整地制造集成电路之后但集成电路仍驻留于单个半导体晶片上的同时，将装置彼此分开。此操作称为半导体晶片的“单个化”或“切割”。集成电路装置从半导体晶片的单个化包含通过锯切或刻划操作将装置物理地分开。机械锯切或雷射锯切将半导体晶片切穿。在界定于集成电路裸片之间的切缝巷道或刻划街区中进行切削。有时单个化包含沿着经刻划区域进行激光刻划后续接着机械断裂操作。当锯切半导体晶片时，可发生半导体晶片的切取。在机械切割操作中，旋转锯片必须切穿绝缘层、导体层，且切穿半导体晶片。锯片具有显著振动且在锯片旋转且切穿这些机械脆性层时产生热。使用厚金属层来在锯缝巷道中形成接合或探针垫已在锯切期间导致半导体晶片中的经增加切取及不想要的破裂。破裂晶片导致成品集成电路装置的损失，从而降低良率且增加单位成本。使用刻划密封以便在单个化期间保护集成电路裸片内的敏感金属导体及经掺杂扩散区域且然后保护已完成集成电路裸片。刻划密封为通常形成于集成电路裸片的外围处且从导体材料的最上部层延伸穿过绝缘层且到达半导体装置的表面的结构。所述刻划密封可包含：来自每一导体金属层的导体材料；层之间的导电导通孔；及到达半导体衬底的触点材料，以形成垂直结构，所述垂直结构从钝化层延伸到半导体衬底且形成从钝化层延伸穿过绝缘层到达半导体衬底的金属密封。刻划密封形成对可能以其它方式迁移到集成电路裸片内的敏感结构中的离子及工艺污染物的阻挡层，且形成对可能以其它方式影响成品集成电路裸片的潮湿及污染物的阻挡层。刻划密封结构可包含形成于集成电路裸片的外围处的多个刻划密封。所述刻划密封可形成于多个同心刻划密封中，所述多个同心刻划密封间隔开一距离以进一步增加对离子迁移及潮湿的阻挡层的有效性。
技术实现思路
在所描述实例中，一种集成电路裸片包含：上覆于半导体衬底上的多个下部层级导体层、位于所述多个下部层级导体层之间且环绕所述下部层级导体层的多个下部层级绝缘体层、垂直延伸穿过所述下部层级绝缘体层且电耦合所述下部层级导体中的若干者的多个下部层级导通孔、上覆于所述下部层级导体层上的多个上部层级导体层、于所述上部层级导体层之间且环绕所述上部层级导体层的多个上部层级绝缘体层、垂直延伸穿过所述上部层级绝缘体层且耦合所述上部层级导体层的多个上部层级导通孔；至少两个刻划密封，其位于所述集成电路裸片的外围处且彼此间隔开，所述至少两个刻划密封包含所述上部层级导体层、所述上部层级导通孔、所述下部层级导体层及所述下部层级导通孔以形成从所述半导体衬底垂直延伸到在所述集成电路裸片的上表面处的钝化层的垂直阻挡层；及至少一个开口，其垂直延伸穿过所述至少两个刻划密封中的相应一者且延伸穿过：所述上部层级导体层、所述上部层级导通孔层、所述下部层级导体层及所述下部层级导通孔层。附图说明图1图解说明半导体晶片及集成电路裸片。图2图解说明半导体晶片及晶片切割锯。图3在平面图中图解说明具有刻划道及刻划密封的半导体晶片及集成电路裸片的一部分。图4在横截面视图中图解说明半导体晶片的一部分。图5A在投影中图解说明包含刻划密封区域的集成电路裸片，且图5B在平面图中图解说明集成电路裸片及刻划密封区域。图6在平面图中描绘具有第一刻划密封及第二刻划密封及额外电路的集成电路裸片。图7描绘具有刻划密封的一对集成电路裸片。图8在平面图中描绘包含实施例的刻划密封的集成电路裸片。图9在平面图中描绘具有另一实施例的刻划密封的集成电路裸片。图10在平面图中描绘具有额外实施例的刻划密封的集成电路裸片。图11在横截面视图中描绘包含刻划密封实施例的集成电路裸片的一部分。图12在平面图中描绘包含在操作中的实施例的刻划密封的集成电路裸片。图13在横截面视图中描绘包含替代刻划密封实施例的集成电路裸片的一部分。图14在横截面视图中描绘包含另一替代刻划密封实施例的集成电路裸片的一部分。图15在平面图中描绘实施例的刻划密封的一部分。图16在流程图中图解说明方法实施例。具体实施方式不同图中的对应数字及符号通常是指对应部件，除非另有指示。所述图未必按比例绘制。术语“耦合”可包含以介入元件进行的连接，且额外元件及各种连接可存在于“耦合”的任何元件之间。术语“刻划道”包含例如“刻划巷道”及“刻划线”的类似术语且是指半导体晶片上的在邻近集成电路裸片之间的区域，所述区域是为将集成电路裸片物理地分开而留出的。在机械锯切操作中，锯缝巷道居中地定位于刻划道中。激光或锯片在单个化期间横越锯缝巷道。锯缝巷道中的材料在机械锯切操作期间被破坏且接着丢失。越来越需要隔离电路之间的通信。隔离电路之间的接地电压差可超过1000伏特。为提供隔离通信，已使用光耦合。然而，最近方法消除对光耦合以及相关联光学发射器及接收器的需要。在一个方法中，使用电容耦合。在另一方法中，使用电感耦合。最近裸片间通信技术包含使用形成于集成电路裸片中的线圈进行磁耦合。所述线圈使用电磁辐射发射及接收信号。在多芯片模块封装中，裸片之间的物理间隔形成必要隔离。形成于裸片之间的例如模制化合物的材料也可形成隔离的一部分。通过调制在装置之间发射的信号，可在不需要装置之间的信号迹线、引脚及接合线的情况下实现裸片间通信，且可维持隔离。在其它应用中，集成电路上的线圈用于其中需要装置之间的电隔离的装置。这些应用包含功率电路、变压器、振荡器以及集成电路上的独立电压形态之间的磁或电感接口，其中可存在大电压差。线本文档来自技高网...

【技术保护点】
一种集成电路裸片，其包括：上覆于半导体衬底上的多个下部层级导体层、位于所述多个下部层级导体层之间且环绕所述下部层级导体层的多个下部层级绝缘体层、垂直延伸穿过所述下部层级绝缘体层且电耦合所述下部层级导体中的若干者的多个下部层级导通孔、上覆于所述下部层级导体层上的多个上部层级导体层、位于所述上部层级导体层之间且环绕所述上部层级导体层的多个上部层级绝缘体层、垂直延伸穿过所述上部层级绝缘体层且耦合所述上部层级导体层的多个上部层级导通孔；至少两个刻划密封，其定位于所述集成电路裸片的外围处且彼此间隔开，所述至少两个刻划密封包含所述上部层级导体层、所述上部层级导通孔、所述下部层级导体层及所述下部层级导通孔以形成从所述半导体衬底垂直延伸到在所述集成电路裸片的上表面处的钝化层的垂直阻挡层；及至少一个开口，其垂直延伸穿过所述至少两个刻划密封中的相应一者且延伸穿过：所述上部层级导体层、所述上部层级导通孔层、所述下部层级导体层及所述下部层级导通孔层。

【技术特征摘要】
2016.09.07 IN 201641030533;2016.11.04 US 15/343,551.一种集成电路裸片，其包括：上覆于半导体衬底上的多个下部层级导体层、位于所述多个下部层级导体层之间且环绕所述下部层级导体层的多个下部层级绝缘体层、垂直延伸穿过所述下部层级绝缘体层且电耦合所述下部层级导体中的若干者的多个下部层级导通孔、上覆于所述下部层级导体层上的多个上部层级导体层、位于所述上部层级导体层之间且环绕所述上部层级导体层的多个上部层级绝缘体层、垂直延伸穿过所述上部层级绝缘体层且耦合所述上部层级导体层的多个上部层级导通孔；至少两个刻划密封，其定位于所述集成电路裸片的外围处且彼此间隔开，所述至少两个刻划密封包含所述上部层级导体层、所述上部层级导通孔、所述下部层级导体层及所述下部层级导通孔以形成从所述半导体衬底垂直延伸到在所述集成电路裸片的上表面处的钝化层的垂直阻挡层；及至少一个开口，其垂直延伸穿过所述至少两个刻划密封中的相应一者且延伸穿过：所述上部层级导体层、所述上部层级导通孔层、所述下部层级导体层及所述下部层级导通孔层。2.根据权利要求1所述的集成电路裸片，其中所述至少两个刻划密封进一步包含与所述至少一个开口间隔开的第二开口。3.根据权利要求1所述的集成电路裸片，其中所述至少两个刻划密封的所述至少一个开口在所述集成电路裸片的角落中。4.根据权利要求1所述的集成电路裸片，其中所述至少两个刻划密封具有定位于所述集成电路裸片的一侧的中心部分中的开口，且所述至少两个刻划密封中的第一刻划密封的所述至少一个开口在与所述至少两个刻划密封中的第二刻划密封的所述至少一个开口相对的侧上。5.根据权利要求1所述的集成电路裸片，且其中所述至少两个刻划密封进一步包含：第一经掺杂扩散区，其在所述半导体衬底中、具有第一导电类型的第一浓度；及第二经掺杂扩散区，其在所述半导体衬底中、具有所述第一导电类型的第二浓度且环绕所述第一经掺杂扩散区；其中所述半导体衬底具有不同于所述第一导电类型的第二导电类型。6.根据权利要求1所述的集成电路裸片，其中所述至少两个刻划密封进一步包含具有经耦合以接收偏置电压的条带部分的至少一个下部层级导体。7.一种设备，其包括：多个集成电路裸片，其位于半导体衬底上且彼此间隔开，且具有形成于所述多个集成电路裸片中的相应者的外围处的多个刻划密封，所述多个刻划密封进一步包含：多个下部层级导体层，其上覆于所述半导体衬底上；多个下部层级绝缘体层，其位于所述下部层级导体层之间且环绕所述下部层级导体层；多个下部层级导通孔，其垂直延伸穿过所述下部层级绝缘体层且电耦合所述下部层级导体；多个上部层级导体层，其上覆于所述下部层级导体层上；多个上部层级绝缘体层，其位于所述多个上部层级导体层之间且环绕所述多个上部层级导体层；多个上部层级导通孔，其垂直延伸穿过所述上部层级绝缘体层且耦合所述上部层级导体层；及至少一个开口，其垂直延伸穿过所述刻划密封中的每一者且切穿以下各项中的每一者：所述上部层级导体层、所述上部层级导通孔层、所述下部层级导体层及所述下部层级导通孔层。8.根据权利要求7所述的设备，其中所述多个刻划密封形成围绕所述集成电路裸片的所述外围的垂直...

【专利技术属性】
技术研发人员：S·幕克吉，R·塞尔瓦拉杰，V·戈皮纳坦，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US