半导体封装装置及制造半导体封装装置的方法制造方法及图纸

半导体封装装置包括电路层、安置于所述电路层上的电子组件、封装元件及第一包封物。所述封装元件安置于所述电路层上。所述封装元件包含电连接到所述电路层的至少两个电触点。所述第一包封物安置于所述电路层上。所述第一包封物包封所述电子组件及所述封装元件并且暴露所述封装元件的所述电触点。

【技术实现步骤摘要】
半导体封装装置及制造半导体封装装置的方法相关申请案的交叉参考本申请案主张2016年8月31日提交的第62/382,032号美国临时申请案的权益和优先权，所述申请案的内容以全文引用的方式并入本文中。
本公开大体上涉及一种半导体封装装置及一种制造半导体封装装置的方法。本公开涉及一种包含扇出结构的半导体封装装置及一种制造半导体封装装置的方法。
技术介绍
比较扇出技术可包含面向上技术或面向下技术。在面向上技术中，多个电子组件(包含有源组件及无源组件)安置于载体上并且暴露电连接垫/端子/触点/电极。再分布层(RDL)形成于电子组件上并且电连接到电子组件的所暴露电连接垫/端子/触点/电极。然而，由于电子组件的厚度或高度的变化，电子组件的电连接垫/端子/触点/电极不位于基本上同一高度处，这将不利地影响RDL的形成。
技术实现思路
在一个方面中，根据一些实施例，半导体封装装置包括电路层、安置于所述电路层上的电子组件、封装元件及第一包封物。封装元件安置于电路层上。封装元件包含电连接到电路层的至少两个电触点。第一包封物安置于电路层上。第一包封物包封电子组件及封装元件并且暴露所述封装元件的电触点。在另一方面中本文档来自技高网...

【技术保护点】
一种半导体封装装置，其包括：电路层；安置于所述电路层上的电子组件；安置于所述电路层上的封装元件，所述封装元件包含电连接到所述电路层的至少两个电触点；及安置于所述电路层上的第一包封物，所述第一包封物包封所述电子组件及所述封装元件并且暴露所述封装元件的所述电触点。

【技术特征摘要】
2016.08.31 US 62/382,032;2017.08.17 US 15/680,0631.一种半导体封装装置，其包括：电路层；安置于所述电路层上的电子组件；安置于所述电路层上的封装元件，所述封装元件包含电连接到所述电路层的至少两个电触点；及安置于所述电路层上的第一包封物，所述第一包封物包封所述电子组件及所述封装元件并且暴露所述封装元件的所述电触点。2.根据权利要求1所述的半导体封装装置，其中所述封装元件包含无源组件及第二包封物，并且所述电触点从所述第二包封物暴露。3.根据权利要求2所述的半导体封装装置，其中所述无源组件包含电连接到所述电触点的两个电极；及所述两个电极布置在一平面处，并且所述平面基本上平行于所述电路层的表面。4.根据权利要求3所述的半导体封装装置，其中所述封装元件包含焊料层，并且所述电极通过所述焊料层连接到所述电触点。5.根据权利要求2所述的半导体封装装置，其中所述电触点包含所述无源组件的两个电极。6.根据权利要求2所述的半导体封装装置，其中所述第一包封物及所述第二包封物包含不同材料。7.根据权利要求2所述的半导体封装装置，其中所述第二包封物包含多个填料；邻近于所述第一包封物与所述第二包封物之间的边界的所述填料中的至少一者具有平面表面；及所述边界基本上垂直于所述电路层的表面。8.根据权利要求1所述的半导体封装装置，其中所述第一包封物具有面对所述电路层的第一表面；及所述第一包封物的所述第一表面与所述电触点的暴露表面基本上共面。9.根据权利要求1所述的半导体封装装置，其中所述第一包封物具有背对所述电路层的第二表面；及所述第一包封物的所述第二表面与所述电子组件的后表面基本上共面。10.根据权利要求1所述的半导体封装装置，其中所述电路层包含再分布层及介电层。11.根据权利要求1所述的半导体封装装置，其中所述封装元件包含有源组件及第二包封物，并且所述电触点从所述第二包封物暴露。12.一种半导体封装装置，其包括：电路层；安置于所述电路层上的第一电子组件；安置于所述电路层上的封装元件，所述封装元件包含第二电子组件并且第一包封物包封所述第二电子组件；及第二包封物，其安置于所述电路层上并且包封所述第一电子组件及所述封装元件，其中邻近于所述第一包封物与...

【专利技术属性】
技术研发人员：方绪南，庄淳钧，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71