半导体装置与其制造方法制造方法及图纸

一种半导体结构与其制造方法。制造方法包括：第一、第二及第三沟渠形成于一基板上的一层中。第三沟渠实质上宽于第一及第二沟渠。第一、第二及第三沟渠部分填入一第一导电材料。一第一抗反射材料覆盖于第一、第二及第三沟渠之上。第一抗反射材料有一第一表面形貌变化。执行一第一回蚀刻制程以部分移除第一抗反射材料。之后，一第二抗反射材料覆盖于第一抗反射材料之上。第二抗反射材料有一小于第一表面形貌变化的第二表面形貌变化。执行一第二回蚀刻制程以部分移除第一及第二沟渠中的第二抗反射材料。之后，部分移除第一及第二沟渠中的第一导电材料。

【技术实现步骤摘要】
半导体装置与其制造方法
本专利技术实施例是有关于一种半导体结构及其形成方法，特别是指一种应用多次覆盖-蚀刻制程以减低负载效应的半导体结构及其形成方法。
技术介绍
半导体集成电路(IC)产业经历高速的成长。集成电路的材料及设计方面的技术进步已创造数个世代的集成电路，每一代的集成电路都具有比前一代更小且更复杂的电路。在集成电路演进的过程中，特征结构密度(亦即，每晶片面积中相互连接的元件的数目)通常随着几何尺寸(亦即，所使用的制造方法可产生的最小组件或线路)的缩小而增加。这种尺寸缩减的制程将的优点在于提高生产效率以及降低相关成本。日益缩小的几何尺寸带给半导体制造挑战。例如随着装置尺寸变得更小，在整个半导体装置的不同部分的器件密度或尺寸的变化可能导致负载问题。负载的问题可能会导致，例如，不希望的高电阻。因此，虽然现有的半导体制造技术已大致上满足其预期的目的，但它们并没有在各个方面令人完全满意。
技术实现思路
本揭露内容的一方面提供一种制造一半导体装置的方法，包含下列步骤：形成第一沟渠、第二沟渠及第三沟渠于基板上的一层，第三沟渠相较于第一沟渠及第二沟渠有一较大横向间距；第一抗反射材料覆盖于第一沟渠、第二沟渠及第三沟渠之上，其中第一沟渠、第二沟渠及第三沟渠已部分填入第一导电材料，此第一抗反射材料有一第一表面形貌变化；执行第一回蚀刻制程以部分移除第一抗反射材料；在执行第一回蚀刻制程后，覆盖第二抗反射材料于第一抗反射材料之上，此第二抗反射材料有第二表面形貌变化，且此第二表面形貌变化小于第一表面形貌变化；执行第二回蚀刻制程以部分移除第二抗反射材料于第一沟渠及第二沟渠之中；在执行第二回蚀刻制程之后，移除第一沟渠及第二沟渠之中的部分第一导电材料。本揭露内容的另一个方面提供一种制造一半导体装置的方法，包含下列步骤：形成第一开口、第二开口及第三开口于基板之上的一介电层内；此第一开口、第二开口，及第三开口分别有第一宽度、第二宽度及第三宽度，且第三宽度至少是第一宽度或第二宽度的三倍；部分填入一工作功能金属于第一开口、第二开口及第三开口；工作功能金属被配置以协调一晶体管的栅极的工作功能；形成一底部抗反射层材料于第一开口、第二开口及第三开口的工作功能金属之上，其中第一高度差存在于沉积于第一开口的底部抗反射层材料的第一部分与沉积于第二开口的底部抗反射层材料的第二部分；执行第一回蚀刻制程以部分移除底部抗反射层材料；形成一附加的底部抗反射层材料于回蚀刻的底部抗反射层材料之上；第二高度差存在于沉积于第一开口的底部抗反射层材料的第一部分与沉积于第二开口的底部抗反射层材料的第二部分，其中，第二高度差小于该第一高度差；形成一光阻材料于第三开口底部的抗反射层材料的第三部分。执行第二回蚀刻制程于该附加的底部抗反射层的第一部分与第二部分，光阻材料于第二回蚀刻制程时作为一遮罩；之后，部分移除第一开口及第二开口中的工作功能金属，在部分移除工作功能金属之后，沉积在第一开口的工作功能金属与沉积在第二开口的工作功能金属有一高度差，其小于该第二高度差。本揭露内容的另一方面，提供一种半导体结构，包含基板、一第一栅极、一第二栅极及一第三栅极。此一第一栅极、一第二栅极及一第三栅极皆位于基板之上。其中，第三栅极的横向间距大于第一栅极及第二栅极的横向间距。第一、第二及第三栅极分别包含第一、第二级及第三工作功能金属元件。第一、第二及第三工作功能金属元件分别为协调第一、第二及第三栅极的工作功能。此第一工作功能金属元件的一高度在此第二工作功能金属元件的一高度的特定百分比之内。附图说明为让本专利技术实施例的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：当结合随附附图阅读时，自以下详细描述将很好地理解本专利技术实施例的态样。应注意，根据工业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。图1至图14为根据本专利技术实施例部分实施例的一半导体装置在制程各个阶段中局部示意横截面侧视图；图15绘示根据本专利技术部分实施方式的一种半导体装置的制造方法。具体实施方式以下揭露内容提供许多不同实施例或范例，以便实施所提供标的的不同特征。下文描述元件及排列的特定范例以简化本专利技术实施例。当然，范例仅为示例性且并不欲为限制性。除此之外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。为使附图简化及清楚明晰，不同特征结构将被绘制于不同比例大小。图1至图14为根据本专利技术部分实施例的一半导体装置35在制程各个阶段中局部示意横截面侧视图。该半导体装置35有一基板40。在部分实施例中，该基板400是一硅基板其掺杂一P型掺杂物例如碳(例如，一P型基板)。或者，该基板40可为另一适合的半导体材料。例如，该基板40可为一硅基板其掺杂一N型掺杂物(一N型基板)。该基板40可能由其它适合元件的半导体而组成，例如钻石或锗；一适合的半导体复合物，例如碳化硅，砷化铟，磷化铟；或一适合的半导体合金，例如硅锗碳化物，砷化镓磷化物，磷化铟镓。此外，该基板40也可包含一磊晶层(epi-layer)，以增强其功能，也可包含一绝缘体上覆硅(SOI)结构。请参阅图1，浅沟渠隔离(STI)特征45形成在该基板40之上。该浅沟渠隔离(STI)特征是通过蚀刻凹槽(或沟渠)于该基板40之中并且填入一介电质材料于该凹槽。在本实施例中，浅沟渠隔离(STI)特征45的介电质材料包含氧化硅。在另一实施例中，浅沟渠隔离(STI)特征45的介电质材料可能包含氮化硅，硅氧氮化物，氟掺杂硅酸盐(FSG)，和/或一已知的低k介电质。在其它实施例中，深凹槽隔离(DTI)结构可能替代，或与浅沟渠隔离STI特征45结合。一假性栅极介电层80可形成于该基板40之上。该假性栅极介电层80可能包含一介电材料，例如氧化硅或氮化硅。该假性栅极介电层80的移除将会是以下讨论的栅极置换制程的一部分。请参阅图2，栅极结构120A、120B和120C形成在基板40之上。该栅极结购120A包含假性栅极介电膜80A，假性栅极电极130A及隔离层150A。该栅极结构120B包含假性栅极介电膜80B，假性栅极电极130B及隔离层150B。该栅极结构120C包含假性栅极介电膜80C，假性栅极电极130C及隔离层150C。该栅极结构120A-120B的形成可能包含沉积一栅极电极层130和其后图案化该栅极电极层130及其下的层(例如，假性栅极介电层80)与其分别的图案化硬遮罩140A、140B与140C。该栅极电极130A、130B与130C为栅极结构120A、120B和120C的假性栅极电极。在部分实施例中，该栅极电极130A、130B和130C各包含一多晶硅材料。这些假性栅极电极130A、130B和130C将会在以下讨论的栅极置换制程中被移除且被取代为功能性(例如，金属)栅极电极。硬遮罩140A、140B和140C包含一介电材料，例如氧化硅或氧化氮。栅极隔离层150A、150B和150C也包含一介电材料。在部分实施例中，栅极隔离层150A、150B和150C包含氮化硅。在其他实施例中，栅极隔离层15本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其特征在于，包含：形成一第一沟渠、一第二沟渠及一第三沟渠于一基板上的一层，该第三沟渠相较于该第一沟渠及该第二沟渠有较大的一横向间距；部分填入一第一导电材料于该第一沟渠、该第二沟渠及该第三沟渠中；覆盖一第一抗反射材料于该第一沟渠、该第二沟渠及该第三沟渠之上，其中该第一沟渠、该第二沟渠及该第三沟渠已部分填入该第一导电材料，且该第一抗反射材料有一第一表面形貌变化；执行一第一回蚀刻制程以部分移除该第一抗反射材料；覆盖一第二抗反射材料于该第一抗反射材料之上，该第二抗反射材料有一小于该第一表面形貌变化的一第二表面形貌变化；执行一第二回蚀刻制程以至少部分移除该第二抗反射材料于该第一沟渠及该第二沟渠之中；以及部分移除该第一沟渠及该第二沟渠中的该第一导电材料。

【技术特征摘要】
2015.12.31 US 62/273,522;2016.03.24 US 15/079,4361.一种制造半导体装置的方法，其特征在于，包含：形成一第一沟渠、一第二沟渠及一第三沟渠于一基板上的一层，该第三沟渠相较于该第一沟渠及该第二沟渠有较大的一横向间距；部分填入一第一导电材料于该第一沟渠、该第二沟渠及该第三沟渠中；覆盖一第一抗反射材料于该第一沟渠、该第二沟渠及该第三沟渠之上，其中该第一沟渠、该第二沟渠及该第三沟渠已部分填入该第一导电材料，且该第一抗反射材料有一第一表面形貌变化；执行一第一回蚀刻制程以部分移除该第一抗反射材料；覆盖一第二抗反射材料于该第一抗反射材料之上，该第二抗反射材料有一小于该第一表面形貌变化的一第二表面形貌变化；执行一第二回蚀刻制程以至少部分移除该第二抗反射材料于该第一沟渠及该第二沟渠之中；以及部分移除该第一沟渠及该第二沟渠中的该第一导电材料。2.根据权利要求1所述的制造半导体装置的方法，其特征在于，形成该第一沟渠、该第二沟渠及该第三沟渠以使得该第三沟渠的该横向间距至少是该第一沟渠的一横向间距或该第二沟渠的一横向间距的三倍。3.根据权利要求2所述的制造半导体装置的方法，其特征在于，形成该第一沟渠、该第二沟渠及该第三沟渠以使得该第一沟渠的该横向间距基本上相等于该第二沟渠的该横向间距。4.根据权利要求1所述的制造半导体装置的方法，其特征在于，形成该第一抗反射材料的覆盖以使得该第一表面形貌变化是由于一负载效应而产生的，而且其中根据该第一表面形貌变化：沉积于该第一沟渠的该第一抗反射材料的一第一部分高于沉积于该第二沟渠的该第一抗反射材料的一第二部分；以及该第一抗反射材料的该第二部分高于沉积于该第三沟渠的该第一抗反射材料的一第三部分。5.一种制造半导体装置的方法，其特征在于，包含：形成一第一开口，一第二开口，及一第三开口于一基板上的一层中，该第一开口、该第二开口，及该第三开口分别有一第一宽度、一第二宽度及一第三宽度；该第三宽度至少是该第一宽度或该第二宽度的三倍；部分填入一工作功能金属于该第一开口、该第二开口及该第三开口，其中该工作功能金属被配置以协...

【专利技术属性】
技术研发人员：陈劲达，谢铭峯，吴汉威，林育贤，刘柏均，陈彦廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71