电平转换电路制造技术

本发明专利技术涉及一种电平转换电路，第一PMOS管的源极与外部电源连接，漏极与第三PMOS管的源极连接，栅极与第四PMOS管的漏极连接；第二PMOS管的源极与外部电源连接，栅极与第三PMOS管的漏极连接，漏极与第四PMOS管的源极连接；第三PMOS管的漏极与第一NMOS管的源极连接，第四PMOS管的漏极与第二NMOS管的源极连接，第三PMOS管的栅极、第一NMOS管的栅极、第二NMOS管的栅极以及第四PMOS管的栅极与反相器连接，第二NMOS管的栅极以及第四PMOS管的栅极的输入信号与反相器的输入端信号相同，第三PMOS管的栅极以及第一NMOS管的栅极的输入信号相反，锁存模块的控制端接收外部阈值信号，第一端接地，第二端分别与第一NMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极以及第四PMOS管的漏极连接。

【技术实现步骤摘要】
电平转换电路
本专利技术涉及电子电路
，特别是涉及一种电平转换电路。
技术介绍
在众多半导体集成电路中，电路信号不是十分的稳定，当收到干扰或者上一级电路错误信号时，容易造成下一级电路误动作，这种情况在电平转换电路中尤为明显。电平转换电路就是将低电平信号转换到高电平信号，或者把高电平信号转换到低电平信号，当低电平信号的电源掉电时，信号不能正常传递，导致高压电源域的接收信号出现错误，并可能产生大漏电的问题。传统的电平转换电路存在上述问题，当低电平信号电源掉电时，输出不确定的电平值，即下级电路的输入状态既不是高电平也不是低电平，而是介于两者之间的中间值，导致下级逻辑电路容易产生大电流，并损坏相关器件。
技术实现思路
基于此，有必要针对传统电平转换电路出现瞬间断电或掉电时造成输出不稳定的问题，提供一种可以保证输出信号持续稳定，使下级电路的输入状态稳定的电平转换电路。一种电平转换电路，包括依次连接的反相器、电平转换器和锁存模块；电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管；第一PMOS管的源极与外部电源连接，第一PMOS管的漏极与第三PMOS管的源极连接，第一PMOS管的栅极与第四PMOS管的漏极连接；第二PMOS管的源极与外部电源连接，第二PMOS管的栅极与第三PMOS管的漏极连接，第二PMOS管的漏极与第四PMOS管的源极连接；第三PMOS管的漏极与第一NMOS管的源极连接，第三PMOS管的栅极、第一NMOS管的栅极、第二NMOS管的栅极以及第四PMOS管的栅极与反相器连接，第二NMOS管的栅极的输入信号以及第四PMOS管的栅极的输入信号与反相器的输入端信号相同，第三PMOS管的栅极的输入信号以及第一NMOS管的栅极的输入信号与反相器输出端信号相同；第四PMOS管的漏极与第二NMOS管的源极连接，反相器的输入端作为电平转换电路的输入端，第一NMOS管的源极作为电平转换电路的输出端；锁存模块的控制端接收外部阈值信号，锁存模块的第一端接地，锁存模块的第二端分别与第一NMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极以及第四PMOS管的漏极连接。上述电平转换电路，包括依次连接的反相器、电平转换器和锁存模块，电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管，锁存模块的控制端接收外部阈值信号，锁存模块的第一端接地，锁存模块的第二端分别与第一NMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极以及第四PMOS管的漏极连接，通过外部阈值信号开启锁存模块，保证在电平转换电路出现瞬间断电或掉电时，电平转换电路的输出端的电压仍然稳定。附图说明图1为一种电平转换电路的电平转换模块的电路原理图；图2为一个实施例中电平转换电路的电路结构图；图3为一个实施例中电平转换电路的电路原理图；图4为一个实施例中图3中电平转换电路中各节点的电位示意图。具体实施方式一种电平转换电路的电平转换模块如图1所示，该电平转换电路包括4个PMOS管(MP1、MP2、MP3以及MP4)、2个NMOS管(MN1和MN2)、2个反相器(VD1和VD2)、1个输入电压端口Vin以及1个输出电压端口Vout。当输入电压端口Vin的输入电压为逻辑低电平0时，比如接地，经反相器VD1输出逻辑高电平1至第一NMOS管MN1的栅极，使得第一NMOS管MN1导通，在MN1下拉作用下使得输出电压端口Vout的输出电压为0V。当输入电压端口Vin的输入电压为逻辑高电平1时，比如电压V11，经反相器VD1后输出逻辑低电平至第一NMOS管MN1的栅极和第三PMOS管MP3的栅极，使得第一NMOS管MN1截止，第三PMOS管MP3的栅极为逻辑低电平，使得第三PMOS管MP3导通，经反相器VD2后输出逻辑高电平至第二NMOS管MN2的栅极和第四PMOS管MP4的栅极，第二NMOS管MN2导通，第四PMOS管MP4截止，第一PMOS管MP1的栅极与第二NMOS管MN2的源极连接，即MP1的栅极为逻辑低电平，使得第一PMOS管MP1导通，在第一PMOS管MP1以及第三PMOS管MP3上拉作用下，电平转换电路输出电压端口Vout的输出电压为电压V22，实现了由电压V11到电压V22的转换。该电平转换电路在第一电压突然掉电时，第一电压为0，反相器停止工作，使得MN1以及MN2上的栅极电压均为0，从而导致MP1和MP2的栅极电压处于不稳定状态，在这种情况下，该电平转换电路输出电压端口的输出电压可能为逻辑低电平0、逻辑高电平1或中间态，从而影响到后级电路的稳定状态。在一个实施例中，如图2所示，一种电平转换电路，包括依次连接的反相器、电平转换器和锁存模块；电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管；第一PMOS管的源极与外部电源连接，第一PMOS管的漏极与第三PMOS管的源极连接，第一PMOS管的栅极与第四PMOS管的漏极连接；第二PMOS管的源极与外部电源连接，第二PMOS管的栅极与第三PMOS管的漏极连接，第二PMOS管的漏极与第四PMOS管的源极连接；第三PMOS管的漏极与第一NMOS管的源极连接，第三PMOS管的栅极、所述第一NMOS管的栅极、第二NMOS管的栅极以及第四PMOS管的栅极与反相器连接，第二NMOS管的栅极的输入信号以及第四PMOS管的栅极的输入信号与反相器的输入端信号相同，第三PMOS管的栅极的输入信号以及第一NMOS管的栅极的输入信号与反相器输出端信号相同；第四PMOS管的漏极与第二NMOS管的源极连接，反相器的输入端作为电平转换电路的输入端，第一NMOS管的源极作为电平转换电路的输出端；锁存模块的控制端接收外部阈值信号，锁存模块的第一端接地，锁存模块的第二端分别与第一NMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极以及第四PMOS管的漏极连接。上述电平转换电路，包括依次连接的反相器、电平转换器和锁存模块，电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管，锁存模块的控制端接收外部阈值信号，锁存模块的第一端接地，锁存模块的第二端分别与第一NMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极以及第四PMOS管的漏极连接，通过外部阈值信号开启锁存模块，保证在电平转换电路出现瞬间断电或掉电时，电平转换电路输出端的输出电压仍然稳定。在一个实施例中，电平转换电路的锁存模块包括第三NMOS管、第四NMOS管以及第五NMOS管；第三NMOS管的源极与第三PMOS管的漏极连接，第三NMOS管的栅极与第四PMOS管的漏极连接，第三NMOS管的漏极接地；第四NMOS管的源极与第四PMOS管的漏极连接，第四NMOS管的栅极与第三PMOS管的漏极连接，第四NMOS管的漏极接地；第五NMOS管的源极分别与第一NMOS管的漏极以及第二NMOS管的漏极连接，第五NMOS管的漏极接地，第五NMOS管的栅极接收外部阈值信号。该电平转换电路包括依次连接的反相器、电平转换器和锁存模块，电平转换器包括第一PMOS管本文档来自技高网...

【技术保护点】
一种电平转换电路，其特征在于，包括依次连接的反相器、电平转换器和锁存模块；所述电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管；所述第一PMOS管的源极与外部电源连接，所述第一PMOS管的漏极与所述第三PMOS管的源极连接，所述第一PMOS管的栅极与所述第四PMOS管的漏极连接；所述第二PMOS管的源极与所述外部电源连接，所述第二PMOS管的栅极与所述第三PMOS管的漏极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接；所述第三PMOS管的漏极与所述第一NMOS管的源极连接，所述第三PMOS管的栅极、所述第一NMOS管的栅极、所述第二NMOS管的栅极以及所述第四PMOS管的栅极与所述反相器连接，所述第二NMOS管的栅极的输入信号以及所述第四PMOS管的栅极的输入信号与所述反相器的输入端信号相同，所述第三PMOS管的栅极的输入信号以及所述第一NMOS管的栅极的输入信号与所述反相器输出端信号相同；所述第四PMOS管的漏极与所述第二NMOS管的源极连接，所述反相器的输入端作为所述电平转换电路的输入端，所述第一NMOS管的源极作为所述电平转换电路的输出端；所述锁存模块的控制端接收外部阈值信号，所述锁存模块的第一端接地，所述锁存模块的第二端分别与所述第一NMOS管的漏极、第二NMOS管的漏极、所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接。...

【技术特征摘要】
1.一种电平转换电路，其特征在于，包括依次连接的反相器、电平转换器和锁存模块；所述电平转换器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管；所述第一PMOS管的源极与外部电源连接，所述第一PMOS管的漏极与所述第三PMOS管的源极连接，所述第一PMOS管的栅极与所述第四PMOS管的漏极连接；所述第二PMOS管的源极与所述外部电源连接，所述第二PMOS管的栅极与所述第三PMOS管的漏极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接；所述第三PMOS管的漏极与所述第一NMOS管的源极连接，所述第三PMOS管的栅极、所述第一NMOS管的栅极、所述第二NMOS管的栅极以及所述第四PMOS管的栅极与所述反相器连接，所述第二NMOS管的栅极的输入信号以及所述第四PMOS管的栅极的输入信号与所述反相器的输入端信号相同，所述第三PMOS管的栅极的输入信号以及所述第一NMOS管的栅极的输入信号与所述反相器输出端信号相同；所述第四PMOS管的漏极与所述第二NMOS管的源极连接，所述反相器的输入端作为所述电平转换电路的输入端，所述第一NMOS管的源极作为所述电平转换电路的输出端；所述锁存模块的控制端接收外部阈值信号，所述锁存模块的第一端接地，所述锁存模块的第二端分别与所述第一NMOS管的漏极、第二NMOS管的漏极、所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接。2.根据权利要求1所述的电平转换电路，其特征在于，所述锁存模块包括第三NMOS管、第四NMOS管以及第五NMOS管；所述第三NMOS管的源极与所述第三PMOS管的漏极连接，所述第三NMOS管的栅极与所述第四PMOS管的漏极连接，所述第三NMOS管的漏极接地；所述第四NMOS管的源极与所述第四PMOS管的漏极连接，所述第四NMOS管的栅极与所述第三PMOS管的漏极连接，所述第四NMOS管的漏极接地；所述第五NMOS管的源极分别与所述第一NMOS管的漏极以及所述第二NMOS管的漏极连接，所述第五NMOS管的漏极接地，所述第五NMOS管的栅极接收...

【专利技术属性】
技术研发人员：陈伟舜，陈春平，
申请(专利权)人：珠海市杰理科技股份有限公司，
类型：发明
国别省市：广东,44