FPGA互连线测试方法及装置制造方法及图纸

本发明专利技术公开了一种FPGA互连线测试方法及装置，获取FPGA器件之待测开关矩阵外部横向的待测互连线以及纵向的待测互连线，然后对获取的横向的待测互连线和纵向的待测互联线分别在横向和纵向进行建模以生成互连线测试图形，然后将得到的互连线测试图形转换为测试位流文件输入待测开关矩阵进行测试。可见本发明专利技术将互连线在横向与纵向进行断开各自单独成为连线型，在生成互连线测试图形是只需要对互连线在横向和纵向两个方向上进行二分，纵横分解模型在应用处理上既要比图层分解更容易简单，且针对各种类型的互连线也都仅需要进行二分，因此既能简化测试操作，又能在很大程度上提升测试效率。

【技术实现步骤摘要】
FPGA互连线测试方法及装置
本专利技术涉及FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)测试领域，具体涉及一种FPGA互连线测试方法及装置。
技术介绍
可编程互连线是FPGA器件中至关重要的一部分资源。FPGA器件通过互连线将器件内部的可编程资源、时钟控制资源等连接成一个整体。互连线与互连线之间存在着可编程开关阵列，这些可编程开关阵列使得FPGA器件内部的互连线可以根据用户的指定，进行线与线之间的连接和绝缘，从而实现设计的功能。互连线的完整性是整个FPGA器件内部资源可测性的基础。任何互连线中存在的故障，都有可能导致电路设计的配置失效。为了能够减少甚至排除FPGA器件内部的互连线故障，保证产品具有较高的编程可靠性，需要设计出配置次数少、连线覆盖率高的测试向量。现有对互连线建立的模型是图层分解式模型，下面对现有的图层分解式模型进行简要介绍：参见图1所示，该图所示为完整的开关矩阵外部互连线分布。以二长线为例，图1中开关矩阵的上边、下边以及左三边存在需要测试的互连线，上、下两边的二长线都有十条左向(即向左)二长线和十条右向(即向右)二长线，左边的二长线有二十条上向(即向上)二长线和二十条下向(即向下)二长线。建立图层分解式模型时，将开关矩阵十条上向二长线和十条下向二长线转移到右侧，这样开关矩阵的每条边上都有二十条互连线，形成了规则互连线图形。然后分解连线图层，每个方向都刚好有十条互连线，因此将互连线图形划分为10层，每一个方向的连线都是一条，图层分解式模型就建好了。然后将分解后的图层进行数字化，给定连线和连线的连接方程，利用流算法进行每个图层的处理，在寻找到每个图层的测试路径之后，将测试路径优化合并，编写位流文件进行测试。以上图层分解式模型是现有的用于互连线测试的经典模型，但应用这种模型测试互连线的效率很低，以二长线为例就需要划分为10层，导致单独对二长线的测试需要配置FPGA器件36次，再加上FPGA器件的其他类型互连线的测试到对需要对FPGA器件进行高达百次以上的测试。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种FPGA互连线测试方法及装置，解决现有基于图层分解式模型对FPGA互连线进行测试存在的效率低的问题。为解决上述技术问题，本专利技术提供一种FPGA互连线测试方法，包括：获取FPGA器件之待测开关矩阵外部横向的待测互连线和纵向的待测互连线；对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形；将所述互连线测试图形转换为测试位流文件输入所述待测开关矩阵进行测试。在本专利技术的一种实施例中，对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形包括：根据所述待测互连线的连线类型分别从所述横向的待测互联线中和所述纵向的待测互联线中各自选择出对应的N条待测互连线，一个方向上选择出的所述N条待测互连线各不相同；在所述待测开关矩阵的各行设置从所述横向的待测互联线中选择出的待测互连线，并在所述待测开关矩阵的各列设置从所述纵向的待测互联线中选择出的待测互连线；将所述各行的待测互连线进行合并处理，并将所述各列的待测互连线进列合并处理；将合并处理后的横向待测互连线进行代码建模得到横向模型代码，并将合并处理后的纵向待测互连线进行代码建模得到纵向模型代码；将所述横向模型代码和所述纵向模型代码进行合并得到互连线测试模型代码；根据所述互连线测试模型代码生成互连线测试图形。在本专利技术的一种实施例中，所述连线类型包括二长线、六长线、长线和直接连线中的至少一种。在本专利技术的一种实施例中，所述连线类型为二长线或六长线时，所述N的取值为10；所述连线类型为长线时，所述N的取值为4；所述连线类型为直接连线时，所述N的取值为2。在本专利技术的一种实施例中，所述连线类型为二长线、六长线或长线时，在所述待测开关矩阵的各行设置从所述横向的待测互联线中选择出的待测互连线之前，还包括：对从所述横向的待测互联线中选择出的N条待测互连线进行互连线归一处理；在所述待测开关矩阵的各列设置从所述纵向的待测互联线中选择出的待测互连线之前，还包括：对从所述纵向的待测互联线中选择出的N条待测互连线进行互连线归一处理。在本专利技术的一种实施例中，对所述N条待测互连线进行互连线归一处理包括：先采用输入输出单元结构对所述N条待测互连线进行中转合并处理；若根据所述输入输出单元结构对所述N条待测互连线进行中转合并处理后仍存在需要合并的待测互连线时，再采用查找表的可编程逻辑单元Sline结构对待进行合并处理的待测互连线进行合并处理。在本专利技术的一种实施例中，将所述各行的待测互连线进行合并处理包括：依次将相邻两行中上一行的待测互连线的输出口与下一行的待测互连线的输入口连接；将所述各列的待测互连线进列合并处理包括：依次将相邻两列中上一列的待测互连线的输出口与下一列的待测互连线的输入口连接。为了解决上述问题，本专利技术还提供了一种FPGA互连线测试装置，包括：互连线获取模块，用于获取FPGA器件之待测开关矩阵外部横向的待测互连线和纵向的待测互连线；测试图形生成模块，用于对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形；测试模块，用于将所述互连线测试图形转换为测试位流文件输入所述待测开关矩阵进行测试。在本专利技术的一种实施例中，所述测试图形生成模块包括：模型生成子模块，用于根据所述待测互连线的连线类型分别从所述横向的待测互联线中和所述纵向的待测互联线中各自选择出对应的N条待测互连线，一个方向上选择出的所述N条待测互连线各不相同，在所述待测开关矩阵的各行设置从所述横向的待测互联线中选择出的待测互连线，并在所述待测开关矩阵的各列设置从所述纵向的待测互联线中选择出的待测互连线，然后将所述各行的待测互连线进行合并处理，并将所述各列的待测互连线进列合并处理，将合并处理后的横向待测互连线进行代码建模得到横向模型代码，并将合并处理后的纵向待测互连线进行代码建模得到纵向模型代码；图形生成子模块，用于将所述横向模型代码和所述纵向模型代码进行合并得到互连线测试模型代码，根据所述互连线测试模型代码生成互连线测试图形。在本专利技术的一种实施例中，所述模型生成子模块用于依次将相邻两行中上一行的待测互连线的输出口与下一行的待测互连线的输入口连接，以及用于依次将相邻两列中上一列的待测互连线的输出口与下一列的待测互连线的输入口连接。本专利技术的有益效果是：本专利技术提供的FPGA互连线测试方法及装置，获取FPGA器件之待测开关矩阵外部横向的待测互连线以及纵向的待测互连线，然后对获取的横向的待测互连线和纵向的待测互联线分别在横向和纵向进行建模以生成互连线测试图形，然后将得到的互连线测试图形转换为测试位流文件输入待测开关矩阵进行测试。可见本专利技术将互连线在横向与纵向进行断开各自单独成为连线型，在生成互连线测试图形是只需要对互连线在横向和纵向两个方向上进行二分，纵横分解在应用处理上既要比图层分解更容易简单，且针对各种类型的互连线也都仅需要进行二分(例如针对二长线也只需要进行二分，而非现有的分成10层)，因此既能简化测试操作，又能在很大程度上提升测试效率。附图说明图1为一种开关矩阵外部互连线分布示意图；图2为本专利技术实施例一提供的FPGA本文档来自技高网...

【技术保护点】
一种FPGA互连线测试方法，其特征在于，包括：获取FPGA器件之待测开关矩阵外部横向的待测互连线和纵向的待测互连线；对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形；将所述互连线测试图形转换为测试位流文件输入所述待测开关矩阵进行测试。

【技术特征摘要】
1.一种FPGA互连线测试方法，其特征在于，包括：获取FPGA器件之待测开关矩阵外部横向的待测互连线和纵向的待测互连线；对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形；将所述互连线测试图形转换为测试位流文件输入所述待测开关矩阵进行测试。2.如权利要求1所述的FPGA互连线测试方法，其特征在于，对所述横向的待测互连线和所述纵向的待测互联线分别进行建模以生成互连线测试图形包括：根据所述待测互连线的连线类型分别从所述横向的待测互联线中和所述纵向的待测互联线中各自选择出对应的N条待测互连线，一个方向上选择出的所述N条待测互连线各不相同；在所述待测开关矩阵的各行设置从所述横向的待测互联线中选择出的待测互连线，并在所述待测开关矩阵的各列设置从所述纵向的待测互联线中选择出的待测互连线；将所述各行的待测互连线进行合并处理，并将所述各列的待测互连线进列合并处理；将合并处理后的横向待测互连线进行代码建模得到横向模型代码，并将合并处理后的纵向待测互连线进行代码建模得到纵向模型代码；将所述横向模型代码和所述纵向模型代码进行合并得到互连线测试模型代码；根据所述互连线测试模型代码生成互连线测试图形。3.如权利要求2所述的FPGA互连线测试方法，其特征在于，所述连线类型包括二长线、六长线、长线和直接连线中的至少一种。4.如权利要求3所述的FPGA互连线测试方法，其特征在于，所述连线类型为二长线或六长线时，所述N的取值为10；所述连线类型为长线时，所述N的取值为4；所述连线类型为直接连线时，所述N的取值为2。5.如权利要求3所述的FPGA互连线测试方法，其特征在于，所述连线类型为二长线、六长线或长线时，在所述待测开关矩阵的各行设置从所述横向的待测互联线中选择出的待测互连线之前，还包括：对从所述横向的待测互联线中选择出的N条待测互连线进行互连线归一处理；在所述待测开关矩阵的各列设置从所述纵向的待测互联线中选择出的待测互连线之前，还包括：对从所述纵向的待测互联线中选择出的N条待测互连线进行互连线归一处理。6.如权利要求5所述的FPGA互连线测试方法，其特征在于，对所述N条待测互连线进行互连线归一处理包括：先采...

【专利技术属性】
技术研发人员：何东东，蔡广全，温长清，包朝伟，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：广东,44