电平转换电路及高压降压变换电路制造技术

本申请涉及电平转换技术。本申请的目的是要提供一种电平转换电路及高压降压变换电路，旨在解决传统的电平转换电路存在仅能进行固定电平之间的单向转化，因此无法满足高压降压变换电路的电平转换需求的问题，该电平转换电路包括高速脉冲电流型电平转换模块、低速电压型电平转换模块及输出模块；高速脉冲电流型电平转换模块用于根据低压电平脉冲信号控制电流驱动，将低压电平脉冲信号转换为高压域时钟电平信号；低速电压型电平转换模块用于保持所得到的的高压域时钟电平信号；输出模块用于将高压电平时钟信号整合为时钟输出信号。本申请的有益效果是，实现时钟电平之间的高速转换。适用于电平转换电路。适用于电平转换电路。适用于电平转换电路。

【技术实现步骤摘要】
电平转换电路及高压降压变换电路


[0001]本申请属于电平转换
，尤其涉及一种电平转换电路及高压降压变换电路。

技术介绍

[0002]在高压薄栅工艺中，金属氧化物半导体(Metal Oxide Semiconductor，MOS管)的栅源电压Vgs最大额定电压不超过5.5V，而MOS管的漏源电压Vds的最大工作电压可达到100V。在100V的高压降压变换电路(BUCK电路)中，由于在驱动负沟道金属氧化物半导体(Negative
‑
Channel Metal Oxide Semiconductor，NMOS管)快速开启时，该NMOS管的栅极电位需为105V(即100V+5V)，而驱动NMOS管快速关闭时，其栅极电位需为0V。传统的电平转换电路仅能进行固定电平之间的单向转化，因此导致在采用高压薄栅工艺时，高压降压变换电路在电平转换过程中，为了实现电平之间的高速转换，可能出现MOS管因栅源电压超过最大额定电压而导致损坏的问题，或者由于转换速度太慢出现错误脉冲信号的问题，无法满足高压降压变换电路的快速电平转换需求。
[0003]因此，传统的电平转换电路存在仅能进行固定电平之间的单向转化，因此无法满足高压降压变换电路的快速电平转换需求的问题。

技术实现思路

[0004]本申请的目的在于提供一种电平转换电路及高压降压变换电路，旨在解决传统的电平转换电路存在仅能进行固定电平之间的单向转化，因此无法满足高压降压变换电路的快速电平转换需求的问题。
[0005]本申请实施例的第一方面提了一种电平转换电路，所述电平转换电路包括：低速电压型电平转换模块、高速脉冲电流型电平转换模块及输出模块；
[0006]所述高速脉冲电流型电平转换模块的输入端用于接入低压电平脉冲信号，所述高速脉冲电流型电平转换模块的电源端用于连接浮动电源模块，所述高速脉冲电流型电平转换模块用于根据所述低压电平脉冲信号控制电流驱动，将低压电平脉冲信号转换为高压域时钟电平信号；
[0007]所述低速电压型电平转换模块的输入端用于接入低压电平时钟信号，所述低速电压型电平转换模块的输出端与所述高速脉冲电流型电平转换模块的输出端连接，所述低速电压型电平转换模块的电源端用于连接所述浮动电源模块，所述低速电压型电平转换模块用于根据所述低压电平时钟信号转换出高压电平时钟信号，以保持所述高速脉冲电流型电平转换模块所转换出的高压域时钟电平信号；
[0008]所述输出模块的输入端与所述高速脉冲电流型电平转换模块的输出端连接，所述输出模块的输出端作为所述电平转换电路的输出端，所述输出模块用于将所述高压域时钟电平信号整合为时钟输出信号并输出。
[0009]在一个实施例中，所述浮动电源模块输出的浮动电源包括浮动高电平及浮动低电
平，所述浮动高电平与所述浮动低电平之间的电压差值为预设值；
[0010]所述低压电平时钟信号包括第一时钟信号及第二时钟信号，所述低压电平脉冲信号包括第一脉冲信号及第二脉冲信号；
[0011]所述第一时钟信号与所述第二时钟信号的波形为互补波形；
[0012]所述第一脉冲信号与所述第一时钟信号对应，当所述第一时钟信号跳转为高电平时，所述第一脉冲信号为高电平脉冲；
[0013]所述第二脉冲信号与第二时钟信号对应，所述第二时钟信号跳转为高电平时，所述第二脉冲信号为高电平脉冲。
[0014]在一个实施例中，所述高速脉冲电流型电平转换模块，包括：第五正沟道金属氧化物半导体、第六正沟道金属氧化物半导体、第七正沟道金属氧化物半导体、第八正沟道金属氧化物半导体、第九正沟道金属氧化物半导体、第十正沟道金属氧化物半导体、第三负沟道金属氧化物半导体、第四负沟道金属氧化物半导体、第五负沟道金属氧化物半导体、第六负沟道金属氧化物半导体、第七负沟道金属氧化物半导体及第八负沟道金属氧化物半导体；
[0015]所述第五正沟道金属氧化物半导体的源极、所述第六正沟道金属氧化物半导体的源极、所述第七正沟道金属氧化物半导体的源极、所述第八正沟道金属氧化物半导体的源极、所述第九正沟道金属氧化物半导体的源极及所述第十正沟道金属氧化物半导体的源极都用于连接所述浮动高电平；
[0016]所述第五正沟道金属氧化物半导体的栅极与所述第五正沟道金属氧化物半导体的漏极、所述第六正沟道金属氧化物半导体的栅极、所述第七正沟道金属氧化物半导体的栅极及所述第三负沟道金属氧化物半导体的漏极连接；
[0017]所述第三负沟道金属氧化物半导体的源极接地，所述第三负沟道金属氧化物半导体的栅极用于连接所述第二脉冲信号；
[0018]所述第六正沟道金属氧化物半导体的漏极与所述第四负沟道金属氧化物半导体的漏极、所述第四负沟道金属氧化物半导体的栅极及所述第五负沟道金属氧化物半导体的栅极连接；
[0019]所述第四负沟道金属氧化物半导体的源极与所述第五负沟道金属氧化物半导体的源极、所述第六负沟道金属氧化物半导体的源极及所述第七负沟道金属氧化物半导体的源极连接，并用于连接所述浮动低电平；
[0020]所述第七正沟道金属氧化物半导体的漏极与所述第六负沟道金属氧化物半导体的漏极连接，并作为所述高速脉冲电流型电平转换模块的第二输出端，用于连接所述输出模块；
[0021]所述第六负沟道金属氧化物半导体的栅极与所述第七负沟道金属氧化物半导体的栅极、所述第七负沟道金属氧化物半导体的漏极及所述第九正沟道金属氧化物半导体的漏极连接；
[0022]所述第八正沟道金属氧化物半导体的栅极与所述第九正沟道金属氧化物半导体的栅极、所述第十正沟道金属氧化物半导体的栅极、所述第十正沟道金属氧化物半导体的漏极及所述第八负沟道金属氧化物半导体的漏极连接；
[0023]所述第八正沟道金属氧化物半导体的漏极与所述第五负沟道金属氧化物半导体的漏极连接，并作为所述高速脉冲电流型电平转换模块的第一输出端，用于连接所述输出
模块；
[0024]所述第八负沟道金属氧化物半导体的源极接地，所述第八负沟道金属氧化物半导体的栅极用于连接所述第一脉冲信号。
[0025]在一个实施例中，所述低速电压型电平转换模块，包括：第一正沟道金属氧化物半导体、第二正沟道金属氧化物半导体、第三正沟道金属氧化物半导体、第四正沟道金属氧化物半导体、第一负沟道金属氧化物半导体、第二负沟道金属氧化物半导体、第一电阻及第二电阻；
[0026]所述第一正沟道金属氧化物半导体的源极与所述浮动高电平连接，所述第一正沟道金属氧化物半导体的漏极与所述第一电阻的第一端连接，并作为所述低速电压型电平转换模块的第一输出端，用于连接所述高速脉冲电流型电平转换模块的第一输出端；
[0027]所述第二正沟道金属氧化物半导体的源极与所述浮动高电平连接，所述第二正沟道金属氧化物半导体的漏极与所述第二电阻的第一端连接，并作为所述低速电压型电平转换模块的第二输出端，用于连接所述高速脉冲电流型电平转换模块的第二输出端；
[0028]所述第一电阻的第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平转换电路，其特征在于，所述电平转换电路包括：低速电压型电平转换模块、高速脉冲电流型电平转换模块及输出模块；所述高速脉冲电流型电平转换模块的输入端用于接入低压电平脉冲信号，所述高速脉冲电流型电平转换模块的电源端用于连接浮动电源模块，所述高速脉冲电流型电平转换模块用于根据所述低压电平脉冲信号控制电流驱动，将低压电平脉冲信号转换为高压域时钟电平信号；所述低速电压型电平转换模块的输入端用于接入低压电平时钟信号，所述低速电压型电平转换模块的输出端与所述高速脉冲电流型电平转换模块的输出端连接，所述低速电压型电平转换模块的电源端用于连接所述浮动电源模块，所述低速电压型电平转换模块用于根据所述低压电平时钟信号转换出高压电平时钟信号，以保持所述高速脉冲电流型电平转换模块所转换出的高压域时钟电平信号；所述输出模块的输入端与所述高速脉冲电流型电平转换模块的输出端连接，所述输出模块的输出端作为所述电平转换电路的输出端，所述输出模块用于将所述高压域时钟电平信号整合为时钟输出信号并输出。2.如权利要求1所述的电平转换电路，其特征在于，所述浮动电源模块输出的浮动电源包括浮动高电平及浮动低电平，所述浮动高电平与所述浮动低电平之间的电压差值为预设值；所述低压电平时钟信号包括第一时钟信号及第二时钟信号，所述低压电平脉冲信号包括第一脉冲信号及第二脉冲信号；所述第一时钟信号与所述第二时钟信号的波形为互补波形；所述第一脉冲信号与所述第一时钟信号对应，所述第一时钟信号跳转为高电平时，所述第一脉冲信号为高电平脉冲；所述第二脉冲信号与第二时钟信号对应，所述第二时钟信号跳转为高电平时，所述第二脉冲信号为高电平脉冲。3.如权利要求2所述的电平转换电路，其特征在于，所述高速脉冲电流型电平转换模块，包括：第五正沟道金属氧化物半导体、第六正沟道金属氧化物半导体、第七正沟道金属氧化物半导体、第八正沟道金属氧化物半导体、第九正沟道金属氧化物半导体、第十正沟道金属氧化物半导体、第三负沟道金属氧化物半导体、第四负沟道金属氧化物半导体、第五负沟道金属氧化物半导体、第六负沟道金属氧化物半导体、第七负沟道金属氧化物半导体及第八负沟道金属氧化物半导体；所述第五正沟道金属氧化物半导体的源极、所述第六正沟道金属氧化物半导体的源极、所述第七正沟道金属氧化物半导体的源极、所述第八正沟道金属氧化物半导体的源极、所述第九正沟道金属氧化物半导体的源极及所述第十正沟道金属氧化物半导体的源极都用于连接所述浮动高电平；所述第五正沟道金属氧化物半导体的栅极与所述第五正沟道金属氧化物半导体的漏极、所述第六正沟道金属氧化物半导体的栅极、所述第七正沟道金属氧化物半导体的栅极及所述第三负沟道金属氧化物半导体的漏极连接；所述第三负沟道金属氧化物半导体的源极接地，所述第三负沟道金属氧化物半导体的栅极用于连接所述第二脉冲信号；
所述第六正沟道金属氧化物半导体的漏极与所述第四负沟道金属氧化物半导体的漏极、所述第四负沟道金属氧化物半导体的栅极及所述第五负沟道金属氧化物半导体的栅极连接；所述第四负沟道金属氧化物半导体的源极与所述第五负沟道金属氧化物半导体的源极、所述第六负沟道金属氧化物半导体的源极及所述第七负沟道金属氧化物半导体的源极连接，并用于连接所述浮动低电平；所述第七正沟道金属氧化物半导体的漏极与所述第六负沟道金属氧化物半导体的漏极连接，并作为所述高速脉冲电流型电平转换模块的第二输出端，用于连接所述输出模块；所述第六负沟道金属氧化物半导体的栅极与所述第七负沟道金属氧化物半导体的栅极、所述第七负沟道金属氧化物半导体的漏极及所述第九正沟道金属氧化物半导体的漏极连接；所述第八正沟道金属氧化物半导体的栅极与所述第九正沟道金属氧化物半导体的栅极、所述第十正沟道金属氧化物半导体的栅极、所述第十正沟道金属氧化物半导体的漏极及所述第八负沟道金属氧化物半导体的漏极连接；所述第八正沟道金属氧化物半导体的漏极与所述第五负沟道金属氧化物半导体的漏极连接，并作为所述高速脉冲电流型电平转换模块的第一输出端，用于连接所述输出模块；所述第八负沟道金属氧化物半导体的源极接地，所述第八负沟道金属氧化物半导体的栅极用于连接所述第一脉冲信号。4.如权利要求3所述的电平转换电路，其特征在于，所述低速电压型电平转换模块，包括：第一正沟道金属氧化物半导体、第二正沟道金属氧化物半导体、第三正沟道金属氧化物半导体、第四正沟道金属氧化物半导体、第一负沟道金属氧化物半导体、第二负沟道金属氧化物半导体、第一电阻及第二电阻；所述第一正沟道金属氧化物半导体的源极与所述浮动高电平连接，所述第一正沟道金属氧化物半导体的漏极与所述第一电阻的第一端连接，并作为所述低速电压型电平转换模块的第一输出端，用于连接所述高速脉冲电流型电平转换模块的第一输出端；所述第二正沟道金属氧化物半导体的源极与所述浮动高电平连接，所述第二正沟道金属氧化物半导体的漏极与所述第二电阻的第一端连接，并作为所述低速电压型电平转换模块的第二输出端，用于连接所述高速脉冲电流型电平转换模块的第二输出端；所述第一电阻的第二端与所述第二正沟道金属氧化物半导体的栅极和所...

【专利技术属性】
技术研发人员：何明星，闵道刚，谭敏，王文君，于顺琴，
申请(专利权)人：深圳市国微电子有限公司，
类型：新型
国别省市：