多层N+N叠构线路板压合定位方法技术

本发明专利技术提供了一种多层N+N叠构线路板压合定位方法，将用于第一次压合线路板的定位PIN孔经过干膜护孔、蚀刻铜层，锣槽扩孔的处理后，又可以作为压合定位孔进行线路板二次压合。本发明专利技术的有益效果在于：将第一次压合采用的PIN孔经过干膜护孔、蚀刻孔铜和对PIN孔周围锣槽扩孔的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。

Method for pressing and positioning multilayer N+N stacked circuit board

The present invention provides a multilayer N+N composite structure of circuit board pressing positioning method will be used for the first time positioning pressing circuit board PIN through hole hole protection, dry film etching copper layer, processing groove Gong reaming, and can be used as the circuit board two pressing pressure positioning hole. The invention has the advantages that: for the first time by pressing PIN after dry film hole, hole copper and protecting hole etching on PIN around the hole reaming steps after Gong groove, in second pressing to use again, save the production process, improve production efficiency, improve the N+N composite structure of circuit board pressing success rate.

【技术实现步骤摘要】
多层N+N叠构线路板压合定位方法
本专利技术涉及线路板制造领域，尤其是指一种多层N+N叠构线路板压合定位方法。
技术介绍
线路板又名印刷电路板，是电子元器件电气连接的载体，属于重要的电子部件。线路板一般分为单层板或者多层板，也有因为特殊的要求，需要将两个多层线路板子板压合为一块母板，这种二次压合的对位精度要求非常高，稍有不慎就会出现对位偏差，微小的偏差也会导致线路板需要返修，甚至报废，增加企业成本。现有技术手段是在线路板子板的板边设置内层靶位PAD，在完成子板外层线路后，采用打靶方式制作出定位孔，再采用钻孔方式钻出压合PIN孔，作为线路板第二次压合定位用，但是这种方法对位精度差，容易出现线路板偏位的情况。另外多层的子板在压合退PIN后，孔口周围的铜面会起皱，孔口也会产生毛刺，而子板在制作外层线路时需要经历电镀流程，PIN孔内壁会生成铜层，影响定位的准确性，最终导致压合失败，造成产品报废。此外，二次压合定位往往需要增加额外的开孔流程，不利于提高生产效率。
技术实现思路
本专利技术所要解决的技术问题是：提供一种不易偏位的线路板压合定位方法，提高多层N+N叠构线路板压合的合格率。为了解决上述技术问题，本专利技术采用的技术方案为：一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：S1、将干膜覆盖在线路板的PIN孔上；S2、对线路板进行外层图形处理；S3、对线路板进行蚀刻处理；S4、对线路板的PIN孔进行扩孔处理。进一步的，所述干膜的面积大于所述PIN孔的面积。进一步的，所述干膜边缘到PIN孔边缘的距离大于0.2mm。进一步的，步骤S4中，对PIN孔进行锣槽处理。进一步的，锣槽深度为板厚的18％-22％。进一步的，步骤S3和S4之间还依次包括洗板、烘干的步骤。进一步的，步骤S1之前还依次包括开料、内层图形、内层AOI、棕化、压合、钻孔、沉铜的步骤。进一步的，步骤S4之后还依次包括二次压合、电测、终检、包装的步骤。本专利技术的有益效果在于：将第一次压合采用的PIN孔经过干膜保护、蚀铜和对PIN孔周围锣槽的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。附图说明下面结合附图详述本专利技术的具体流程：图1为本专利技术的流程示意图。具体实施方式为详细说明本专利技术的
技术实现思路
、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。请参阅图1，一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：S1、将干膜覆盖在线路板的PIN孔上；S2、对线路板进行外层图形处理；S3、对线路板进行蚀刻处理；S4、对线路板的PIN孔进行扩孔处理。从上述描述可知，本专利技术的有益效果在于：将第一次压合采用的PIN孔经过干膜保护、蚀铜和对PIN孔周围锣槽的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。实施示例子板1和子板2的压合均采用PIN-LAM制作，4个PIN孔分别位于4条板边的中心位置，子板在压合完毕退PIN后，孔口周围的铜面往往会起皱，而孔口边缘往往会有毛刺，孔内则无异常。然而子板在后续制作外层线路时会经历电镀流程，PIN孔内壁会镀上铜，为了能继续利用该孔进行线路板的二次压合定位，在制作外层图形时，采用干膜将PIN孔覆盖，且干膜外缘距孔边的距离大于0.2mm，以免因为干膜盖孔不良，电镀液渗入孔内，在图形电路时孔内被镀锡，在后续的蚀刻流程中，不能将PIN空内壁的铜层蚀刻干净。完成外层线路后，用锣刀将PIN孔周围锣出成型槽，槽深为板厚的20％，线路板两边的均需锣开，这样可以去除PIN孔边的毛刺，保证第二次压合时，两块子板不会因为PIN孔边有毛刺导致不能完全叠合，造成上PIN困难的情况。实施例1步骤S1中，将干膜覆盖在线路板的PIN孔上，所述干膜的面积大于所述PIN孔的面积。保证干膜盖孔良好，防止电镀也渗入孔内，造成孔壁在图形电镀过程中被镀上锡层。实施例2步骤S1中，将干膜覆盖在线路板的PIN孔上，所述干膜的面积大于所述PIN孔的面积，其中所述干膜边缘到PIN孔边缘的距离大于0.2mm。保证干膜能盖孔良好，防止电镀也渗入孔内，造成孔壁在图形电镀过程中被镀上锡层。实施例3步骤S4中，对线路板的PIN孔进行扩孔处理是以锣槽的方式对PIN孔进行处理。用锣刀将PIN孔周围锣出成型槽，去除孔口周围的起皱铜面及孔口的毛刺，保证压合时线路板的贴合度。实施例4步骤S4中，对线路板的PIN孔进行扩孔处理是以锣槽的方式对PIN孔进行处理，其中锣槽深度为板厚的18％-22％。不影响PIN孔定位功能的情况下，保证有效去除孔口周围的起皱铜面及孔口的毛刺。实施例5对线路板进行蚀刻处理步骤S3和对线路板的PIN孔进行扩孔处理步骤S4之间，还依次包括洗板、烘干的步骤。将线路板上的药水洗净、烘干，便于后面工序的进行，也有利于观察PIN孔周围是否处理干净。实施例6将干膜覆盖在线路板的PIN孔上的步骤S1之前，还依次包括开料、内层图形、内层AOI、棕化、压合、钻孔、沉铜的步骤。以此工艺流程处理线路板，能保证生产效率最大化。实施例7对线路板的PIN孔进行扩孔处理的步骤S4之后还依次包括二次压合、电测、终检、包装的步骤。以此工艺流程处理线路板，能保证生产效率最大化。以上所述仅为本专利技术的实施例，并非因此限制本专利技术的专利范围，凡是利用本专利技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
，均同理包括在本专利技术的专利保护范围内。本文档来自技高网...

【技术保护点】
一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：S1、将干膜覆盖在线路板的PIN孔上；S2、对线路板进行外层图形处理；S3、对线路板进行蚀刻处理；S4、对线路板的PIN孔进行扩孔处理。

【技术特征摘要】
1.一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：S1、将干膜覆盖在线路板的PIN孔上；S2、对线路板进行外层图形处理；S3、对线路板进行蚀刻处理；S4、对线路板的PIN孔进行扩孔处理。2.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：所述干膜的面积大于所述PIN孔的面积。3.如权利要求2所述的多层N+N叠构线路板压合定位方法，其特征在于：所述干膜边缘到PIN孔边缘的距离大于0.2mm。4.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：步骤S4中，以锣槽的方...

【专利技术属性】
技术研发人员：赵耀东，赵波，张国城，
申请(专利权)人：深圳崇达多层线路板有限公司，
类型：发明
国别省市：广东,44