基于CMOS GOA的测试电路制造技术

提供了一种基于CMOS GOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。

Test circuit based on CMOS GOA

Provides a test circuit based on GOA CMOS comprises a first PMOS transistor; second PMOS transistors; first NMOS transistor; second NMOS transistor; inverter, which the first level signal gate and CMOS GOA of the first PMOS transistor is connected, the second PMOS transistor gate and CMOS GOA n the signal level is connected with the first end of the first PMOS transistor is connected to the high level, the end of the second end of the first PMOS transistor and second PMOS transistors connected, the second end of the second PMOS transistor and the inverter is connected to the input end, among them, n is the total number of transmitted signal level, among them, the first level signal and gate CMOS GOA of the first NMOS transistor is connected with the CMOS gate, GOA second NMOS of the transistor level n signal is connected with the first NMOS transistor is one of the first and second NMOS transistors The first terminal is connected to the input terminal of the inverter, and the second terminal of the first NMOS transistor and the second terminal of the second NMOS transistor are connected with the lower level.

【技术实现步骤摘要】
基于CMOSGOA的测试电路
本专利技术涉及GOA电路设计领域，具体地说，涉及基于CMOSGOA的输出测试电路设计。
技术介绍
近年来，随着薄型化的显示趋势，液晶显示器(LCD)、有机发光二极管(OLED)显示器等已广泛应用于各种电子产品(例如，手机、笔记本计算机、电视机等)中。阵列基板栅极驱动(GateDriverOnArray，GOA)技术是利用现有薄膜晶体管液晶显示器阵列制程将栅极驱动电路直接制作在阵列基板上以实现对栅极逐行扫描的驱动方式的一项技术。该技术的应用可直接将栅极驱动电路制作在面板周围，从而减少了制作程序，降低了产品成本，并且提高面板集成度，使得面板更薄型化。在目前的GOA电路设计中，为了检测GOA工作情况，通常使用测试电路来监控GOA电路的第一级级传信号和最后一级级传信号。图1示出常见的LCD的阵列基板架构。通常，通过测试电路设计和走线在阵列测试(ArrayTest)、液晶核测试(CellTest)和柔性电路板(FPC)等设计阶段监控GOA电路的第一级级传信号和最后一级级传信号。根据监控的GOA电路的第一级级传信号和最后一级级传信号，推算GOA的工作情况，从而更好地进行对产品的良率把控和问题解析等。图2示出传统的CMOSGOA电路的在面板中的级联电路图。参照图2，STV表示起始触发信号，U2D表示从上向下扫描控制信号(即，正向扫描控制信号)，D2U表示从下向上扫描控制信号(即，反向扫描控制信号)、Reset表示重置信号、CK1和CK3表示时钟信号，VGH表示高电平信号、VGL表示低电平信号。根据图2的级联电路，当CMOSGOA正向扫描时，可输出最后一级(即，第2n-1级)级传信号作为测试输出信号(VT)。然而，当CMOSGOA反向扫描时，无法输出最后一级(即，第1级)级传信号作为测试输出信号(VT)。因此，这样的测试电路存在当CMOSGOA反向扫描时无法测试出最后一级级传信号的缺陷。因此，需要一种能够有效地监控CMOSGOA的第一级级传信号和最后一级级传信号两者的测试电路。
技术实现思路
提供本专利技术主要在于至少解决上述问题及缺陷，并至少提供下述优点。根据本专利技术的一方面，提供了一种基于CMOSGOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOSGOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOSGOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOSGOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOSGOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。当CMOSGOA正向扫描时，第一级传信号端可输出第一级级传信号，第n级传信号端可输出最后一级级传信号，其中，当CMOSGOA反向扫描时，第一级传信号端可输出最后一级级传信号，第n级传信号端可输出第一级级传信号。反相器的输出端可输出包括第一级传信号端和第n级传信号端两者的信号的测试输出信号。在另一示例中，所述测试电路还包括第三NMOS晶体管；第四NMOS晶体管，其中，在第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端之间分别连接第三NMOS晶体管和第四NMOS晶体管，其中，第三NMOS晶体管的栅极与第一扫描方向控制端连接，第四NMOS晶体管的栅极与第二扫描方向控制端连接，第三NMOS晶体管的第一端和第四NMOS晶体管的第一端与反相器的输入端连接，第三NMOS晶体管的第二端与第一NMOS晶体管的第一端连接，第四NMOS晶体管的第二端与第二NMOS晶体管的第一端连接。在另一示例中，当CMOSGOA正向扫描时，第一级传信号端可输出第一级级传信号，第n级传信号端可输出最后一级级传信号，其中，当CMOSGOA反向扫描时，第一级传信号端可输出最后一级级传信号，第n级传信号端可输出第一级级传信号。在另一示例中，当CMOSGOA正向扫描时，第一扫描方向控制端输出低电平，第二扫描方向控制端输出高电平，其中，当CMOSGOA反向扫描时，第一扫描方向控制端输出高电平，第二扫描方向控制端输出低电平。在另一示例中，当CMOSGOA正向扫描时，反相器的输出端输出包括第n级传信号端的信号的测试输出信号，其中，当CMOSGOA反向扫描时，反相器的输出端输出包括第一级传信号端的信号的测试输出信号。根据本专利技术的基于CMOSGOA的测试电路无需增加新的控制信号，也无需开发新款IC，只需要在阵列基板设计时增加少量的薄膜晶体管就可以实现对CMOSGOA电路的第一级级传信号和最后一级级传信号两者的实时监控或者对CMOSGOA电路的最后一级级传信号的实时监控。附图说明从以下结合附图的详细描述，本专利技术的各种实施例的上述和其他的方面、特征和优点将更加明显，其中：图1示出常见的LCD的阵列基板架构；图2是传统的CMOSGOA电路的在面板中的级联电路图；图3是根据本专利技术的实施例的基于CMOSGOA的测试电路的电路图；图4是图3的基于CMOSGOA的测试电路的测试信号输出时序图；图5是根据本专利技术的另一实施例的基于CMOSGOA的测试电路的电路图；图6是当CMOSGOA正向扫描时图5的基于CMOSGOA的测试电路的测试信号输出时序图；图7是当CMOSGOA反向扫描时图5的基于CMOSGOA的测试电路的测试信号输出时序图。具体实施方式以下，参照附图来详细描述示例性实施例以使本领域的普通技术人员更易于理解。目前声明于此的专利技术的示例性实施例实际上可包含各种形式，并不局限于显示和描述于此的示例。当包括已知结构和功能可能使得本领域普通技术人员对本专利技术不能清楚理解时，为了清晰，对公知的结构和功能的描述可被省略，并且在整个描述中，相同的标号表示相同的元件。图3是根据本专利技术的实施例的基于CMOSGOA的测试电路的电路图。参照图3，根据本专利技术的实施例的基于CMOSGOA的测试电路300包括第一PMOS晶体管301、第二PMOS晶体管302、第一NMOS晶体管303、第二NMOS晶体管304、反相器305。根据本专利技术的实施例的基于CMOSGOA的测试电路300可对CMOSGOA电路的第一级级传信号和最后一级级传信号进行监控。这里，为了便于描述，级传信号的总数量为n，最后一级级传信号则为第n级传信号。具体地说，第一PMOS晶体管301的栅极G301与CMOSGOA电路的第一级传信号端ST(1)连接，第一PMOS晶体管301的第一端301-1与高电平VGH连接，第一PMOS晶体管301的第二端301-2与第二PMOS晶体管302的第一端302-1连接。第二PMOS晶体管302的栅极G302与CMOSGOA电路的第n级传信号端ST(n)连接。第二PMOS晶体管302的第二端302-2与反相器305的输入端IN连接。第一NMOS晶体管303的栅极G303与CMOSGOA的第一级本文档来自技高网...

【技术保护点】
一种基于CMOS GOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。

【技术特征摘要】
1.一种基于CMOSGOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOSGOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOSGOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOSGOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOSGOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。2.如权利要求1所述的测试电路，还包括：第三NMOS晶体管；第四NMOS晶体管，其中，在第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端之间分别连接第三NMOS晶体管和第四NMOS晶体管，其中，第三NMOS晶体管的栅极与第一扫描方向控制端连接，第四NMOS晶体管的栅极与第二扫...

【专利技术属性】
技术研发人员：张启沛，赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42