单粒子瞬态脉冲宽度测量电路、集成电路和电子设备制造技术

本发明专利技术涉及电脉冲宽度测量技术领域，涉及一种单粒子瞬态脉冲宽度测量电路包括锁存电路的输入端与待测信号输入端连接；至少一级延迟锁存电路中的第一级延迟锁存电路的第一输入端和第二输入端均与待测信号输入端连接；当单粒子瞬态脉冲宽度测量电路包含二级以上的延迟锁存电路时，从第二级延迟锁存电路开始每级延迟锁存电路的第一输入端与前一级延迟锁存电路的第一输出端连接，每级延迟锁存电路的第二输入端与待测信号输入端连接；在待测信号输入端接入待测单粒子瞬态脉冲信号后，锁存电路翻转驱动至少一级延迟锁存电路翻转，将锁存电路的输出端和至少一级延迟锁存电路中各个延迟锁存电路的第二输出端作为单粒子瞬态脉冲宽度测量电路的信号输出端。

Single particle transient pulse width measuring circuit, integrated circuit and electronic device

The invention relates to the field of electric pulse width measurement technology, relates to a single particle transient pulse width measuring circuit includes an input terminal of the latch circuit to be tested and connected to the signal input terminal; at least one stage delay latch circuit in the first stage of the first delay input and a second input latch circuit are connected with the signal input to measuring end; when single particle transient pulse width measuring circuit is composed of two above the level of the delayed latch circuit, second from the delayed latch circuit start each stage delayed the first input terminal and a delay before the first output latch circuit is connected with the latch circuit, each stage delayed second input latch circuit with the measured signal input end is connected in the signal to be measured; the input of measured single particle transient pulse signal, flip latch circuit driving at least one stage delay latch circuit will flip latch circuit The second output terminal of each delay latch circuit in the output terminal and at least one level delay latch circuit is used as the signal output end of the single particle transient pulse width measuring circuit.

【技术实现步骤摘要】

本专利技术涉及电脉冲宽度测量
，尤其涉及单粒子瞬态脉冲宽度测量电路、集成电路和电子设备。
技术介绍
随着航天、军事等领域技术的发展，越来越多的集成电路需要在辐射环境下工作。辐射对集成电路的效应主要分为两大类：单粒子效应和总剂量效应，总剂量效应是集成电路长期处在辐射环境中辐射效果积累所产生的效应，单粒子效应是辐射能量粒子进入集成电路后辐射效果即时作用所产生的效应。其中单粒子效应可细分为以下三类：单粒子软错误效应、具有潜在危险性的效应和单粒子硬错误效应。其中，单粒子软错误效应包括单粒子反转效应，单粒子瞬变效应，单粒子多翻转效应等，其能够在短时间内对电路节点产生干扰。具有潜在危险性的效应包括单粒子闩锁效应等，如不加以控制，可能会导致芯片发生单粒子烧毁。单粒子硬错误效应包括位移损伤等，其会使得芯片中的晶体管彻底不能工作。而，单粒子瞬变效应是常见的影响芯片性能的主要因素，当芯片放置在有辐射的环境中，周围能量粒子会注入到芯片内部，通过电离辐射能量粒子的运动轨迹上产生一定数目的电子、空穴对，它们在电场的作用下被电路节点吸收，改变节点电平，如果没有反馈回路，那么当单粒子作用的时间结束后，该节点电平又会恢复回原来的值，从而在电路中产生一个脉冲信号。对于单粒子效应进行研究与加固，必须搭建有效的测试环境，对瞬态脉冲信号宽度等特征进行准确测量。其中，测试环境往往选择地面辐照实验，通过模拟产生宇宙射线粒子对待测芯片进行轰击试验，模拟真实的宇宙空间辐射环境。在对脉冲信号宽度进行测量时，根据入射粒子种类能量等不同，产生的单粒子脉冲信号电平维持时间也不同，脉冲宽度可以从几十ps到一千ps以上。如果采用传统的示波器或逻辑分析仪等检测设备测量单粒子瞬态脉冲宽度，对设备的频率要求非常高，测试成本高，实现难度非常大。如果采用片上电路进行测试，现有的脉冲宽度测量方法往往通过外部输入高频信号对脉冲信号采样来进行测量，捕获精度将受到采样信号的频率和性能限制，由于实际测试中难以提供频率极高、波形特点又十分优良的采样信号，因此，可测范围小。
技术实现思路
本专利技术通过提供单粒子瞬态脉冲宽度测量电路、集成电路和电子设备，解决了现有技术中单粒子瞬态脉冲宽度测量电路的可测范围小的技术问题。本专利技术实施例提供了一种单粒子瞬态脉冲宽度测量电路，包括待测信号输入端、锁存电路和至少一级延迟锁存电路；所述锁存电路的输入端与所述待测信号输入端连接；所述至少一级延迟锁存电路中的第一级延迟锁存电路的第一输入端和第二输入端均与所述待测信号输入端连接；当所述单粒子瞬态脉冲宽度测量电路包含二级以上的延迟锁存电路时，从第二级延迟锁存电路开始，每级延迟锁存电路的第一输入端与前一级延迟锁存电路的第一输出端连接，每级延迟锁存电路的第二输入端与所述待测信号输入端连接；其中，在所述待测信号输入端接入待测单粒子瞬态脉冲信号后，所述锁存电路发生翻转，进而，所述锁存电路驱动至少一级延迟锁存电路顺次发生翻转，将所述锁存电路的输出端和所述至少一级延迟锁存电路中各个延迟锁存电路的第二输出端作为所述单粒子瞬态脉冲宽度测量电路的信号输出端。优选的，所述锁存电路为两输入RS锁存器，所述两输入RS锁存器的置位输入端与所述待测信号输入端连接。优选的，所述延迟锁存电路包括延迟子电路和锁存子电路，所述延迟子电路的输出端与所述锁存子电路的第一置位输入端连接，所述锁存子电路的第二置位输入端与所述的待测信号输入端连接。优选的，所述延迟子电路由偶数级反向器级联构成。优选的，所述锁存子电路为三输入RS锁存器。优选的，所述锁存电路的复位端和所有延迟锁存电路的复位端接入同一复位信号。基于同一专利技术构思，本专利技术实施例还提供了一种集成电路，包括如上所述的单粒子瞬态脉冲宽度测量电路。基于同一专利技术构思，本专利技术实施例还提供了一种电子设备，包括如上所述的集成电路。本专利技术实施例中的一个或多个技术方案，至少具有如下技术效果或优点：在本专利技术中，在待测信号输入端接入待测单粒子瞬态脉冲信号后，锁存电路发生翻转，进而，锁存电路驱动至少一级延迟锁存电路顺次发生翻转，将锁存电路的输出端和至少一级延迟锁存电路中各个延迟锁存电路的输出端作为单粒子瞬态脉冲宽度测量电路的信号输出端，根据各个信号输出端的电平的高低，能够反推出待测单粒子瞬态脉冲信号的脉冲宽度，通过增加延迟锁存电路的级数即可扩大测量信号的范围，测量范围广，并且，通过改变延迟锁存电路的延迟时间，即可调节对应各级的测试精度，满足不同级延迟锁存电路的不同测试要求，另外，本专利技术不需要外部输入时钟信号，所以没有对外部输入时钟信号的要求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术第一个实施例中单粒子瞬态脉冲宽度测量电路的电路结构示意图；图2为本专利技术第二个实施例中单粒子瞬态脉冲宽度测量电路的电路结构示意图；图3为本专利技术实施例中单粒子瞬态脉冲宽度测量电路工作时的波形示意图；图4为本专利技术实施例中两输入RS锁存器的电路结构示意图；图5为本专利技术实施例中三输入RS锁存器的电路结构示意图；图6为本专利技术实施例中延迟子电路的电路结构示意图。其中，100为锁存电路，101为延迟锁存电路，1011为锁存子电路，1012为延迟子电路，11为第一PMOS管，12为第二PMOS管，13为第三PMOS管，14为第四PMOS管，15为第五PMOS管，16为第六PMOS管，17为第七PMOS管，18为第八PMOS管，19为第九PMOS管，21为第一NMOS管，22为第二NMOS管，23为第三NMOS管，24为第四NMOS管，25为第五NMOS管，26为第六NMOS管，27为第七NMOS管，28为第八NMOS管，29为第九NMOS管，31为第十PMOS管，32为第十一PMOS管，41为第十NMOS管，42为第十一NMOS管。具体实施方式为解决现有技术中单粒子瞬态脉冲宽度测量电路的可测范围小的技术问题，本专利技术提供单粒子瞬态脉冲宽度测量电路、集成电路和电子设备。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供一种单粒子瞬态脉冲宽度测量电路，如图1所示，该单粒子瞬态脉冲宽度测量电路包括包括待测信号输入端、锁存电路100和至少一级延迟锁存电路101。锁存电路100的输入端与待测信号输入端连接，至少一级延迟锁存电路101中的第一级延迟锁存电路的第一输入端和第二输入端均与待测信号输入端连接，当单粒子瞬态脉冲宽度测量电路包含二级以上的延迟锁存电路101时，从第二级延迟锁存电路开始，每级延迟锁存电路的第一输入端与前一级延迟锁存电路101的第一输出端连接，每级延迟锁存电路的第二输入端与待测信号输入端连接。在本专利技术中，在待测信号输入端接入待测单粒子瞬态脉冲信号后，锁本文档来自技高网...

【技术保护点】
一种单粒子瞬态脉冲宽度测量电路，其特征在于，包括待测信号输入端、锁存电路和至少一级延迟锁存电路；所述锁存电路的输入端与所述待测信号输入端连接；所述至少一级延迟锁存电路中的第一级延迟锁存电路的第一输入端和第二输入端均与所述待测信号输入端连接；当所述单粒子瞬态脉冲宽度测量电路包含二级以上的延迟锁存电路时，从第二级延迟锁存电路开始，每级延迟锁存电路的第一输入端与前一级延迟锁存电路的第一输出端连接，每级延迟锁存电路的第二输入端与所述待测信号输入端连接；其中，在所述待测信号输入端接入待测单粒子瞬态脉冲信号后，所述锁存电路发生翻转，进而，所述锁存电路驱动至少一级延迟锁存电路顺次发生翻转，将所述锁存电路的输出端和所述至少一级延迟锁存电路中各个延迟锁存电路的第二输出端作为所述单粒子瞬态脉冲宽度测量电路的信号输出端。

【技术特征摘要】
1.一种单粒子瞬态脉冲宽度测量电路，其特征在于，包括待测信号输入端、锁存电路和至少一级延迟锁存电路；所述锁存电路的输入端与所述待测信号输入端连接；所述至少一级延迟锁存电路中的第一级延迟锁存电路的第一输入端和第二输入端均与所述待测信号输入端连接；当所述单粒子瞬态脉冲宽度测量电路包含二级以上的延迟锁存电路时，从第二级延迟锁存电路开始，每级延迟锁存电路的第一输入端与前一级延迟锁存电路的第一输出端连接，每级延迟锁存电路的第二输入端与所述待测信号输入端连接；其中，在所述待测信号输入端接入待测单粒子瞬态脉冲信号后，所述锁存电路发生翻转，进而，所述锁存电路驱动至少一级延迟锁存电路顺次发生翻转，将所述锁存电路的输出端和所述至少一级延迟锁存电路中各个延迟锁存电路的第二输出端作为所述单粒子瞬态脉冲宽度测量电路的信号输出端。2.如权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述锁存电...

【专利技术属性】
技术研发人员：宿晓慧，罗家俊，韩郑生，刘海南，郝乐，李欣欣，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11