鳍式场效应晶体管(FinFET)器件结构及其形成方法技术

提供了一种FinFET器件结构及其形成方法。FinFET器件结构包括：鳍结构，形成在衬底的上方；以及栅极结构，横越在鳍结构上方。栅极结构包括栅电极层，栅电极层包括位于鳍结构之上的上部和位于鳍结构下方的下部，在上部和下部之间形成虚拟界面，并且下部具有从虚拟界面至下部的底面逐渐减小的减小的宽度。本发明专利技术实施例涉及鳍式场效应晶体管(FinFET)器件结构及其形成方法。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年7月2日提交的标题为“finfieldeffecttransistor(FinFET)devicestructureandmethodforformingthesame”的美国临时专利第62/188,028号的优先权，其全部内容通过引用结合于此。本申请涉及以下共同代决和共同转让的专利申请：于2015年11月16日提交的标题为“Finfieldeffecttransistor(FinFET)devicestructureandmethodforformingthesame”的美国第14/942,491号，其全部内容通过引用结合于此(申请人代理卷号P20150483US01)。
本专利技术实施例涉及鳍式场效应晶体管(FinFET)器件结构及其形成方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机、以及其他电子设备。通过在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层，和使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如，通常以多芯片模式或者以其他的封装类型来单独地封装单个管芯。在半导体器件的制造中，半导体器件的尺寸已经不断降低以增加器件密度。因此，提供了多层互连结构。互连结构可以包括一个或多个导电线和通孔层。虽然现有的互连结构和制造互连结构的方法通常已经满足于他们的预期目的，但是它们并非在所有方面都尽如人意。
技术实现思路
根据本专利技术的一些实施例，提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括位于所述鳍结构之上的上部和位于鳍结构下方的下部，在所述上部和所述下部之间形成有虚拟界面，并且所述下部具有从所述虚拟界面至所述下部的底面逐渐减小的减小的宽度。根据本专利技术的另一些实施例，还提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；隔离结构，形成在所述衬底上方，其中，所述鳍结构的部分嵌入在所述隔离结构中；以及第一栅极结构，横越在所述鳍结构上方，其中，第一栅极结构包括第一栅电极层，第一栅电极层包括位于鳍结构之上的上部和位于鳍结构下方的下部，并且所述下部具有倒梯形形状。根据本专利技术的又一些实施例，还提供了一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：在衬底上方形成鳍结构；在所述衬底上方形成隔离结构，其中，所述鳍结构的部分嵌入在所述隔离结构中；以及在所述鳍结构和所述隔离结构上方形成栅极结构，其中，所述栅极结构包括栅电极层，所述栅电极层包括位于鳍结构之上的上部和位于鳍结构下方的下部，并且所述下部具有从虚拟界面至所述下部的底面逐渐减小的减小的宽度，所述虚拟界面形成在所述上部和所述下部之间。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。图1示出了根据本专利技术的一些实施例的位于鳍式场效应晶体管(FinFET)器件结构上的互连结构的三维视图。图2A至图2M示出了根据本专利技术的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的各个阶段的截面图示。图3示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构的顶视图。图4A至图4F示出了根据一些实施例的形成FinFET器件结构的各个阶段的截面图示。图4D’示出了根据本专利技术的一些实施例的图4D的区域A的放大视图。图5A至图5C示出了根据本专利技术的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图示。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述多个实施例和/或配置之间的关系。描述了实施例的一些变化例。在各个视图和示例性实施例中，相同的参考标号用于代表相同的元件。应当理解，可以在该方法之前、期间和之后提供额外的操作，并且对于该方法的其他实施例，可以替换或消除一些操作。提供了形成鳍式场效应晶体管(FinFET)器件结构的实施例。图1示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构100的透视图。参考图1A，提供了衬底102。该衬底102可以由硅或其他半导体材料制成。可选地或额外地，该衬底102可以包括其他元素半导体材料，诸如锗。在一些实施例中，衬底102是由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成的。在一些实施例中，衬底102是由诸如硅锗、碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成的。在一些实施例中，衬底102包括外延层。例如，该衬底102具有位于块状半导体上面的外延层。FinFET器件结构100还包括从衬底102延伸的一个或多个鳍结构104(例如，Si鳍)。鳍结构104可以任选地包括锗。可采用诸如光刻和蚀刻工艺的适当的工艺形成鳍结构104。在一些实施例中，使用干蚀刻或等离子体工艺从衬底102蚀刻鳍结构104。诸如浅沟槽隔离(STI)结构的隔离结构108形成为围绕鳍结构104。如图1所示，在一些实施例中，鳍结构104的下部由隔离结构108围绕，和鳍结构104的上部从隔离结构108突出。也就是说，隔离结构108的一部分嵌入在隔离结构108中。隔离结构108防止电气干扰或串扰。FinFET器件结构100还包括栅极堆叠结构，栅极堆叠结构包括栅电极层144和栅极介电层142。栅极堆叠结构形成在鳍结构104的中心部分上方。在一些实施例中，在鳍结构104上方形成多个栅极堆叠结构。在栅极结构中也可以存在多个其他层，例如，覆盖层、界面层、间隔元件和/或其他合适的部件。栅极介电层142可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的介电材料或它们的组合。高k介电材料的实例包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金，氧化铪硅，氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆等或它们的组合。栅电极层144可以包括多晶硅或金属。金属包括氮化钽(TaN)，硅化镍(NiSi)，硅化钴(CoSi)、钼(Mo)、铜(Cu)、钨(W)、铝(Al)、钴(Co)、锆(Zr)，铂(Pt)，或其他适用的材料。可以在后栅极工艺(或栅极替换工艺)中形成栅电极层144。在一些实施例中，栅极堆叠结构包括附加层，诸如界面层、覆盖盖层、扩散/阻挡层或其他适用的层。鳍结构104包括被栅电极层144和栅极介电层142围绕或包裹的沟道区114。可以掺杂鳍结构104以提供用于n型FinFET(NMOS器件)或P本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括位于所述鳍结构之上的上部和位于鳍结构下方的下部，在所述上部和所述下部之间形成有虚拟界面，并且所述下部具有从所述虚拟界面至所述下部的底面逐渐减小的减小的宽度。

【技术特征摘要】
2015.07.02 US 62/188,028;2015.11.16 US 14/942,4911.一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括位于所述鳍结构之上的上部和位于鳍结构下方的下部，在所述上部和所述下部之间形成有虚拟界面，并且所述下部具有从所述虚拟界面至所述下部的底面逐渐减小的减小的宽度。2.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述上部具有第一宽度的顶面，和所述下部具有第二宽度的底面，并且所述第一宽度大于所述第二宽度。3.根据权利要求2所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述虚拟界面具有第三宽度，并且所述第三宽度大于所述第二宽度。4.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述虚拟界面与所述鳍结构的顶面平齐。5.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述栅电极层的上部具有垂直的侧壁。6.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所...

【专利技术属性】
技术研发人员：陈建颖，张家玮，陈臆仁，杨柏峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71