存储器控制器制造技术

一种存储器控制器包括：写入性能储存电路，适用于储存存储器件的物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数；以及映射电路，适用于将写入操作请求的数量可能相对大的逻辑存储区映射至具有较好写入性能指标的物理存储区。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年7月15日提交的申请号为10-2015-0100275的韩国专利申请的优先权，其通过引用整体合并于此。
本专利技术的各种实施例涉及一种存储器件、存储器控制器、包括其的存储系统及其操作方法。
技术介绍
存储器件需要高速地操作。在存储器件的规格中通常可以包括写入恢复时间(tWR)。写入恢复时间表示从写入操作可以被执行且数据可以被储存在存储器件的存储单元中时至储存的数据不受预充电操作的影响时的时间段。即，写入恢复时间表示从写入命令可以被施加时开始的用来将数据正常地储存在存储器件的存储单元中所需的最小时间段。在从写入命令被施加时开始经过了多于写入恢复时间的时间之后，存储器控制器应当将预充电命令施加至存储器件。因此，写入恢复时间越短，就可以越早地对存储单元预充电以用于另一操作，进而导致改善的速度和性能。由于存储器制造工艺越来越微型化，因此存储器件中形成的接触电阻可以增大，进而导致写入恢复时间增大。此外，对于存储器件的不同区域，写入恢复时间可以因工艺变化等而变化。因此，为了改善性能，可以期望防止存储器件的写入恢复时间增大和/或在存储器件的不同区域之间改变。
技术实现思路
各种实施例针对一种存储系统，该存储系统可以改善其写入操作性能。在一个实施例中，一种存储器控制器可以包括：写入性能储存电路，适用于储存存储器件的一个或更多个物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的一个或更多个逻辑存储区的写入操作请求的数量进行计数；以及映射电路，适用于将写入操作请求的数量相对大的逻辑存储区映射至具有相对较好写入性能指标的物理存储区。可以更新映射电路的映射信息，存储器控制器可以根据更新的映射来控制对存储器的这些物理区中储存的数据进行迁移。可以定期地更新映射电路的映射。写入性能指标可以包括写入恢复时间(tWR)，以及存储器控制器可以区别地将写入恢复时间调节(regulation)施加给存储器的这些物理区。存储器的这些物理区可以包括存储体。写入性能储存电路可以从存储器接收这些物理区的写入性能指标，以及储存写入性能指标。在本专利技术的一个实施例中，一种存储系统可以包括：存储器件，包括一个或更多个物理存储区；以及存储器控制器，适用于控制存储器件；该存储器控制器包括：写入性能储存电路，适用于储存物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数；以及映射电路，适用于将写入操作请求数量大的逻辑存储区映射至具有较好写入性能指标的物理存储区。在本专利技术的一个实施例中，一种存储器控制器的操作方法可以包括：对针对存储器件的逻辑存储区的写入操作请求的数量进行计数；将写入操作请求数量大的逻辑存储区映射至存储器件的物理存储区之中的具有较好写入性能指标的物理存储区；以及控制存储器件，使得基于映射信息而对存储器件的物理存储区中储存的数据进行迁移。可以定期地执行映射的步骤和控制存储器的步骤。存储器控制器的操作方法还可以包括：从存储器接收这些物理区的写入性能指标，以及储存写入性能指标。写入性能指标可以包括写入恢复时间(tWR)，以及存储器的这些物理区可以包括存储体。附图说明图1是图示根据本专利技术的一个实施例的存储系统的示图。图2是图示根据本专利技术的一个实施例的根据存储器件的物理存储区的写入性能指标的表格，该写入性能指标可以被储存在图1中所示的写入性能储存电路中。图3是图示根据本专利技术的一个实施例的针对逻辑存储区的写入请求数量的表格，所述写入请求数量由图1中所示的写入计数电路来计数。图4是图示图1中所示的根据本专利技术的一个实施例的图1中所示的映射电路的初始映射信息的表格。图5是图示根据本专利技术的一个实施例的在映射电路的映射可以被更新之后的映射信息的表格。图6是描述根据本专利技术的一个实施例的图1中所示的存储系统的操作的流程图。具体实施方式在下文中将参照附图来更详细地描述各种实施例。然而，本专利技术可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将是彻底和完整的。贯穿本公开，相同的附图标记在本专利技术的各种附图和实施例中指代相同的部分。附图不一定按比例，在一些情况下，可以已夸大了比例以清楚地示出实施例的特征。还可以注意到，在此说明书中，“连接/耦接”不仅指一个组件直接耦接另一组件，还指其经由中间组件而间接耦接另一组件。图1是图示根据本专利技术的一个实施例的存储系统100的示图。现在参见图1，存储系统100可以包括存储器控制器110和存储器件130。在图1中，存储系统100可以与主机通信。存储器件130可以在存储器控制器110的控制下执行读取操作和写入操作。存储器件130可以包括储存数据的多个物理存储区BANK0至BANK7。物理存储区BANK0至BANK7可以是存储体。存储器件130可以包括储存用于操作存储器件130的信息的电路131。电路131可以被称作SPD(串行存在检测，SerialPresenceDetect)。关于各种参数的信息(诸如关于存储器件130的容量的信息)可以被储存在SPD131中，且可以被提供给存储器控制器110。SPD131可以储存存储器件130的物理存储区BANK0至BANK7的写入性能指标。写入性能指标可以是写入恢复时间(tWR)或者包括写入恢复时间(tWR)。在存储器件130的制造过程中，可以通过存储器制造商来执行针对存储器件130的各种类型的性能的测试。在此过程中，针对存储器件130的物理存储区BANK0至BANK7的写入恢复时间(tWR)可以被测量并且被储存在SPD131中。可选地，可以通过由存储器控制器110控制的测试操作来测试针对存储器件130的物理存储区BANK0至BANK7的写入性能，从而针对物理存储区BANK0至BANK7的写入恢复时间(tWR)也可以被测量并且被储存在SPD131中。图1中示出的存储器件130也可以包括一个存储芯片或包括多个存储芯片的存储模块(例如，DIMM)。存储器控制器110可以根据来自主机HOST的请求而控制存储器件130的操作。存储器控制器110可以包括主机接口电路111、数据缓冲器电路112、调度器电路113、命令发生电路114、存储器接口电路115、写入性能储存电路116、周期计数电路117、写入计数电路118和映射电路119。主机接口电路111可以提供存储器控制器110与主机之间的接口。经由主机接口电路111，可以从主机接收主机的请求，以及通过主机的请求的处理结果可以被传送至主机。数据缓冲器电路112可以暂时储存要被写入至存储器件130的数据以及从存储器件130读取的数据。调度器电路113可以从主机接收到的请求来确定要指示给存储器件130的请求的次序。调度器电路113可以允许已经从主机接收到的请求的次序与被指示给存储器件130的操作的次序彼此不同，以改善存储系统100的性能。例如，即使主机请求存储器件130的读取操作然后请求写入操作，调度器电路113也可以调节次序使得可以在读取操作之前执行存储器件130的写入操作。命令发生电路114可以根据由调度器电路113决定的操作次序来产生要施加给存储器件130的命令。存储器接口电路115可以提供存储器控本文档来自技高网...

【技术保护点】
一种存储器控制器，包括：写入性能储存电路，适用于储存存储器件的一个或更多个物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的一个或更多个逻辑存储区的写入操作请求的数量进行计数；以及映射电路，适用于将写入操作请求数量相对大的逻辑存储区映射至具有相对较好写入性能指标的物理存储区。

【技术特征摘要】
2015.07.15 KR 10-2015-01002751.一种存储器控制器，包括：写入性能储存电路，适用于储存存储器件的一个或更多个物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的一个或更多个逻辑存储区的写入操作请求的数量进行计数；以及映射电路，适用于将写入操作请求数量相对大的逻辑存储区映射至具有相对较好写入性能指标的物理存储区。2.如权利要求1所述的存储器控制器，其中，更新映射电路的映射信息，以及存储器控制器根据更新的映射信息来控制对存储器件的这些物理存储区中储存的数据进行迁移。3.如权利要求1所述的存储器控制器，其中，定期地更新映射电路的映射信息。4.如权利要求1所述的存储器控制器，其中，写入性能指标包括写入恢复时间tWR。5.如权利要求4所述的存储器控制器，其中，存储器控制器为存储器件的各个物理存储区区别地分配写入恢复时间。6.如权利要求1所述的存储器控制器，其中，存储器件的所述一个或更多个物理存储区包括存储体。7.如权利要求1所述的存储器控制器，其中，写入性能储存电路从存储器件接收针对各个物理存储区的写入性能指标，以用于将所述写入性能指标储存在其中。8.一种存储系统，包括：存储器件，包括一个或更多个物理存储区；以及存储器控制器，适用于控制存储器件；所述存储器控制器包括：写入性能储存电路，适用于储存这些物理存储区的写入性能指标；写入计数电路，适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数；以及映射电路，...

【专利技术属性】
技术研发人员：朴钟范，权容技，金龙珠，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR