The invention provides an electronic system, a system diagnostic circuit and an operation method thereof. The system diagnosis circuit comprises a data register circuit, an instruction register circuit, a diagnosis controller circuit, a control register circuit and a detection circuit. The diagnosis controller circuit determines the test data of the diagnostic host to be transferred to the instruction register circuit or the data register circuit according to the operating state. When the first test data is transmitted to the data register circuit, the detection circuit updates the control register circuit. In accordance with the joint test group or IEEE 1149.1 Standard Specification, system diagnosis circuit of the invention can be based on the instruction of the host diagnosis elastic control diagnostics of the electronic system.
【技术实现步骤摘要】
本专利技术是有关于一种电子系统诊断技术,且特别是有关于一种电子系统、系统诊断电路与其操作方法。
技术介绍
随着电路设计越趋复杂,越多的功能电路被实现在单一晶片中,于是执行扫描测试所需要的时间也就越来越长。例如,图1示出了联合测试工作群组(JointTestActionGroup,简称:JTAG)标准(或IEEE1149.1标准)的电路方块示意图。电子系统100表示待诊断的目标系统。诊断操作包括(但不限于)除错(debug)、性能监控(performancemonitoring)、追踪(tracing)、测试(testing)及硬件编程(firmwareprogramming)。电子系统100可能包括存储器110和/或其他系统元件120。电子系统100还可能包括多个处理器(processor,例如图1所示处理器130、140与150)。这些处理器130、140与150各自可以经由系统汇流排(systembus)160而存取/控制存储器110和/或系统元件120。这些处理器130、140与150各自包括核心电路(corecircuit)与测试存取口(TestAccessPort,简称:TAP),如图1所示。诊断主机(diagnostichost)10的测试数据输出接脚TDO耦接至处理器130的测试存取口的测试数据输入接脚TDI,处理器130的测试存取口的测试数据输出接脚TDO耦接至处理器140的测试存取口的测试数据输入接脚TDI,处理器140的测试存取口的测试数据输出接脚TDO耦接至处理器150的测试存取口的测试数据输入接脚TDI,而处理器150的测试存取口 ...
【技术保护点】
一种电子系统的系统诊断电路,其特征在于,所述系统诊断电路包括:接口,用以接收第一测试数据;数据寄存器电路,其中所述数据寄存器电路为识别码寄存器或是旁路寄存器;指令寄存器电路;诊断控制器电路,用以依据操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路;控制寄存器电路;以及检测电路,用以当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时,所述检测电路更新所述控制寄存器电路。
【技术特征摘要】
2015.10.27 US 14/924,6821.一种电子系统的系统诊断电路,其特征在于,所述系统诊断电路包括:接口,用以接收第一测试数据;数据寄存器电路,其中所述数据寄存器电路为识别码寄存器或是旁路寄存器;指令寄存器电路;诊断控制器电路,用以依据操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路;控制寄存器电路;以及检测电路,用以当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时,所述检测电路更新所述控制寄存器电路。2.根据权利要求1所述的电子系统的系统诊断电路,其特征在于,所述接口包括:测试数据输入接脚,用以接收所述第一测试数据;测试数据输出接脚,用以输出第二测试数据;以及测试模式选择接脚,用以接收测试模式选择信号。3.根据权利要求1所述的电子系统的系统诊断电路,其特征在于,所述预设样式包含预设前文,而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分与数据部分,当所述前文部分吻合所述预设前文时,经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。4.根据权利要求1所述的电子系统的系统诊断电路,其特征在于,所述预设样式包含预设前文,而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分、数据部分与错误检查码,当所述前文部分吻合所述预设前文,且所述第一测试数据经错误检查演算所得演算结果吻合所述错误检查码时,经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。5.根据权利要求1所述的电子系统的系统诊断电路,其特征在于,所述检测电路更检查所述系统诊断电路的所述操作状态的变换顺序,以及依据所述操作状态的所述变换顺序以及经传输至所述数据寄存器电路的所述第一测试数据而获得检查结果;以及当经传输至所述数据寄存器电路的所述第一测试数据符合所述预设样式,且所述操作状态的所述变换顺序符合包含暂停数据寄存器状态的预设顺序时,所述检测电路更新所述控制寄存器电路。6.根据权利要求1所述的电子系统的系统诊断电路,其特征在于,所述控制寄存器电路包括:通行码寄存器电路,其输入端耦接至所述检测电路的输出端以接收经传输至所述数据寄存器电路的所述第一测试数据的部分或全部作为通行码,并依据所述通行码而决定是否致能所述系统诊断电路的诊断逻辑电路对所述电子系统的至少一个系统元件的存取功能。7.一种电子系统,其特征在于,所述电子系统包括:路由电路,用以耦接至诊断主机;至少一个处理器电路,包括核心电路与处理器诊断电路,其中所述处理器诊断电路耦接至所述路由电路;以及系统诊断电路,控制所述路由电路以决定所述系统诊断电路、所述处理器诊断电路与所述诊断主机之间的耦接关系,其中所述系统诊断电路包括接口、指令寄存器电路、数据寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路,所述接口用以接收第一测试数据,所述数据寄存器电路为识别码寄存器或是旁路寄存器,所述诊断控制器电路用以依据操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路,当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时,所述检测电路用以更新所述控制寄存器电路。8.根据权利要求7所述的电子系统,其特征在于,所述接口包括:测试数据输入接脚,用以接收所述第一测试数据;测试数据输出接脚,用以输出第二测试数据;以及测试模式选择接脚,用以接收测试模式选择信号。9.根据权利要求7所述的电子系统,其特征在于,所述预设样式包含预设前文,而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分与数据部分,当所述前文部分吻合所述预设前文时,经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。10.根据权利要求7所述的电子系统,其特征在于,所述预设样式包含预设前文,而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分、数据部分与错误检查码,当所述前文部分吻合所述预设前文,且所述第一测试数据经错误检查演算所得演算结果吻合所述错误检查码时,经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。11.根据权利要求7所述的电子系统,其特征在于,所述检测电路还检查所...
【专利技术属性】
技术研发人员:陈忠和,
申请(专利权)人:晶心科技股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。