外部存储器控制器制造技术

本文公开了一种计算系统。计算系统包括计算节点和经由系统构造耦合到计算节点的远程存储器节点。计算节点包括多个处理器和主存储器控制器。主存储器控制器在多个处理器外部。主存储器控制器将对应于来自多个处理器的请求的请求跨系统构造路由至远程存储器节点并且返回响应。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】
技术介绍
CPU或微处理器芯片是包括单个衬底上的一个处理器或多个处理器的集成电路。衬底是诸如硅之类的半导体材料。当前趋势已经导致计算设备的更多系统功能(诸如存储器控制器)包括在CPU衬底上或具有(多个)处理器的CPU封装内。【附图说明】在以下详细描述中并且参照附图来描述某些示例，其中: 图1是计算系统的示例的框图； 图2是计算系统中的通信通路的示例的图示；以及图3是图示了访问存储器的方法的示例的过程流程图。 图4是图示了访问存储器的方法的示例的过程流程图。【具体实施方式】本文所描述的技术一般涉及存储器控制器。更具体地，本文所描述的技术涉及外部存储器控制器。“外部”是指与相关联的处理器分离(诸如物理分离或者作为唯一的功能块)、但是可通信耦合到处理器的存储器控制器。外部存储器控制器可以与处理器物理分离，或者外部存储器控制器可以是唯一的功能块。例如，外部存储器控制器可以包括在处理器管芯上(诸如在片上系统(SOC)设计中)。在示例中，外部存储器控制器是唯一的功能块，其可以与(多个)处理器共享硅管芯。随着CPU厂商将更多的系统功能放置到CPU封装中，他们创建了关于CPU封装的限制。特别地，当存储器控制器被添加到CPU封装时，在存储器容量与核的比上设置了限制。当I/o桥被添加到CPU封装时，在每个核的I/o量上设置了限制。许多应用将不以CPU封装直接支持的核、存储器和I/O比最优地执行。另外，当CPU封装上执行的工作负载改变时，最优比可能随时间改变。在通过包括存储器控制器和I/O桥而强加这些限制的同时，应用使地址空间、存储器和I/O要求扩张。响应于这些扩张的要求，在核和互连构造中实现大物理地址范围以缓解编程者的负担并且使得具有扩张的要求的应用能够缩放到大吞吐量并且能够处置大数据集。对大尺度数据问题的现代解决方案通常使用比单个、高度集成的CPU封装所能够支持的更多的存储器、更多的存储装置和可能地更多的总吞吐量。例如，虽然具有十五到二十个核的单个封装目前可能用于对存储装置或存储器的拍字节寻址，但是CPU封装自身不能容纳这样的容量。以每个核的较大量的存储器或I/o最佳地执行的应用面对从其选择的非最优配置，并且通常被缩放至多个封装以便具有足够的存储器和/或I/o来最优地操作，这留下利用不足的附加核。不幸的是，随着封装数的增长，核、存储器和I/o比之间的失配也增长。计算设备中的封装数将被设置成满足针对三种资源(存储器、存储装置或核)中的一个的最大请求的数目，并且其余两种资源的过剩容量代表浪费和低效。因此，大规模资源同样具有潜在地大量的浪费资源。现代大规模处理问题通过使用超大共享存储器处理(SMP)系统或通过使用小处理系统的大集群来解决。SMP系统具有大逻辑处理器数，例如，高达数百个核或执行线程，其可以共享相应大的地址空间和共用存储器映射。SMP系统通过将多个CPU封装(诸如16、32或64个)一起连结在共用存储器相干连接构造上来实现。如本文所使用的，构造是可以包括计算机总线、链路、交换机等的互连通信系统。此外，管理涵盖共享资源的所有封装的大型相干和错误域产生另外的限制。小处理系统的大集群具有主控几个到(在一些情况下)接近一百个核或执行线程的计算节点。计算节点一起与某种形式的I/O构造网络连结。处理系统的集群可以具有大文件系统并且传递作为文件的消息和数据。然而，本地存储器和存储装置容量的独立缩放的缺失以及节点到节点连接的有限带宽可以限制处理资源的集群的使用。图1是诸如服务器集群之类的计算系统的示例的框图。计算系统100包括数个节点，诸如计算节点102和远程存储器节点104。远程存储器节点104可以经由高速缓存线访问来访问。计算系统100可以包括若干计算节点，诸如数十个或甚至上千个计算节点。节点102和104通过总线106 (诸如通过系统构造)可通信耦合到彼此。系统构造可以是任何类型的通信构造，诸如集群构造、PCIe、InfiniBand (无限带宽)或定制构造。系统构造可以是低等待时间、高带宽、高度可靠的构造。在示例中，系统构造可以是集群构造，诸如工业标准构造或适当构造。例如，系统构造可以是以太网构造、Infiniband构造、PCIexpress构造或任何其他合适的构造。系统构造可以包括多个交换机108，其充当彼此的冗余。计算节点102包括中央处理单元(CPU) 108以执行所存储的指令。CPU 108可以是单核处理器、多核处理器或任何其他合适的处理器。在示例中，计算节点102包括单个CPU0在另一示例中，计算节点102包括多个CPU，诸如两个CPU、三个CPU或更多。在另一示例中，计算节点102包括至少一个CPU 108。CPU封装可以包括附加的系统功能，诸如存储器控制器、存储器和I/O桥。在示例中，CPU 108包括本地存储器和本地存储器控制器。计算节点102还可以包括主存储器控制器110。在一个实施例中，主存储器控制器110在CPU 108外部，而不是CPU 108的内置组件。主存储器控制器110 (诸如通过附接到商品处理器的相干交易(transact1n)构造)附接到CPU 108。商品处理器是在没有来自厂商的特别许可的情况下可用于购买的处理器。当计算节点102包括CPU封装时，主存储器控制器108在CPU封装外部并且不包括在CPU封装中。在另一示例中，主存储器控制器110可以集成到与CPU 102相同的设备上。在另外的示例中，计算节点102可以具有多个主存储器控制器110，每一个存储器控制器110与一部分远程存储器对接。计算设备100还包括远程存储器节点104。在示例中，计算设备100包括单个远程存储器节点104。在另一示例中，计算设备100包括多个远程存储器节点104。远程存储器节点104是存储装置的集合，诸如存储器设备的集合，以用于存储大量数据。远程存储器节点104可以包括存储器112。在示例中，存储器112包括远程存储器，或者不包括在计算节点102中的存储器。在另一示例中，远程存储器节点104被用作存储装置。在示例中，存储器112包括易失性动态随机存取存储器(DRAM)、非易失性相变随机存取存储器(PCRAM)、自旋转移矩磁阻随机存取存储器(STT-MRAM)、电阻式随机存取存储器(reRAM)、忆阻器、闪速存储器或其他类型的存储器设备。例如，主存储器110是固态、持久、密集、快速的存储器。快速存储器可以是具有类似于DRAM存储器的访问时间的存储器。远程存储器节点104可以由单个计算节点102或多个计算节点102访问。在示例中，单个远程存储器节点104与每一个计算节点102相关联。在另一示例中，单个远程存储器节点104由多个计算节点102访问。在另外的示例中，远程存储器节点104包括诸如非易失性存储器之类的存储器池，其被划分成存储器地址空间的区或范围。向计算节点102分配存储器的每一个区，并且当所分配的计算节点102故障时，存储器的区可以分配给新的计算节点102或者由不同的计算节点102访问。从存储器控制器114可以耦合到每一个存储器112。从存储器控制器114控制对存储器112的访问。从存储器控制器110可以跨系统构造106向从存储器控制器114或向多个从控制器114路本文档来自技高网...

【技术保护点】
一种计算系统，包括：计算节点，包括：　　多个处理器；以及　　主存储器控制器，主存储器控制器在多个处理器外部；以及经由系统构造耦合到计算节点的远程存储器节点，其中主存储器控制器将对应于来自多个处理器的请求的请求跨系统构造路由至远程存储器节点并且返回响应。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：RW赫雷尔，G戈斯丁，GB莱萨特尔，DC莫里斯，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US