一种芯片制造技术

一种芯片，包括寄存器，所述芯片还包括：多晶硅层以及依次叠置的至少两层金属层，所述多晶硅层和与其相邻的金属层耦接；所述多晶硅层以及金属层中均存在预设开关区域，所述预设开关区域包括：适于接收电平信号输入的开关金属走线；适于将所在层的开关金属走线与相邻层的开关金属走线耦接的开关通孔；适于将所在层中的开关金属走线与开关通孔耦接的开关；叠置在最上层的金属层的开关金属走线与预设的寄存器耦接。采用所述芯片，可以简化芯片标识符修改流程。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，尤其涉及一种芯片。
技术介绍
在芯片的设计过程中，会经常对芯片的版图进行修改，最常见的芯片改版是在芯片的金属层进行部分区域的重新绕线，以达到更改逻辑或者优化电路设计的目的。在实际应用中，在每一次对芯片的版图进行修改时，都可以对芯片对应的芯片标识符(Chip ID)进行相应的修改，使得修改后的芯片标识符能够与当前的芯片版图对应，以针对性的提供与当前芯片对应的驱动、固件或系统软件。现有的对芯片的芯片标识符进行修改的方法主要包括一次烧录(One Time Program，OTP)以及E-Fuse等熔丝技术。然而，现有的对芯片标识符进行修改的方法较为复杂。
技术实现思路
本专利技术实施例解决的问题是现有芯片的芯片标识符修改流程较为复杂。为解决上述问题，本专利技术实施例提供一种芯片，包括寄存器，所述芯片还包括：多晶硅层以及依次叠置的至少两层金属层，所述多晶硅层和与其相邻的金属层耦接；所述多晶硅层以及金属层中均存在预设开关区域，所述预设开关区域包括：适于接收电平信号输入的开关金属走线；适于将所在层的开关金属走线与相邻层的开关金属走线耦接的开关通孔；适于将所在层中的开关金属走线与开关通孔耦接的开关；叠置在最上层的金属层的开关金属走线与预设的寄存器耦接；其中，多晶硅层的开关金属走线适于接收预设的电平信号生成器输出的电平信号，所述电平信号依序通过所述叠置的金属层的开关金属走线传输至所述寄存器。可选的，所述预设的电平信号生成器包括：第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管，其中：所述第一PMOS管，源极与电压源VDD耦接，漏极与栅极耦接，栅极与所述第二NMOS管的栅极耦接；所述第二PMOS管，源极与电压源VDD耦接，漏极与所述多晶硅层的开关金属走线耦接，适于向所述多晶硅层的开关金属走线输出高电平信号，栅极与所述第一NMOS管的漏极以及栅极耦接；所述第一NMOS管，源极与GND耦接；所述第二NMOS管，源极与GND耦接，漏极与所述多晶硅层的开关金属走线耦接，适于向所述多晶硅层的开关金属走线输出低电平信号。与现有技术相比，本专利技术实施例的技术方案具有以下优点：通过调整所在层中的开关或开关金属走线的走向，将所在层中的开关金属走线与不同的开关通孔耦接，使得所在层中的开关金属走线的电平极性发生变化。由于相邻高层的开关金属走线的输入电平为所在层的开关金属走线的输出电平，因此，所在层的开关金属走线的变化可以导致相邻高层的开关金属走线上的电平极性发生改变，进而导致最高层金属层的开关金属走线上的电平的极性发生改变，输入到寄存器中的最高层金属层的电平发生改变，也就是说，芯片标识符相应的发生改变。即：仅需要对所在层的通孔或者开关金属走线的形状进行更改，即可实现芯片标识符的更改，因此，本专利技术实施例的技术方案能够简化芯片标识符的修改流程。附图说明图1是本专利技术实施例中的一种电平信号生成器的结构示意图；图2是本专利技术实施例中的一种芯片预设开关区域的剖面图；图3是本专利技术实施例中的一种预设开关区域俯视图；图4是本专利技术实施例中的另一种预设开关区域俯视图；图5是本专利技术实施例中的又一种预设开关区域俯视图；图6是本专利技术实施例中的一种预设开关区域俯视图；图7是本专利技术实施例中的一种芯片标识符读取电路结构示意图。具体实施方式在实际应用中，在每一次对芯片的版图进行修改时，都可以对芯片对应的芯片标识符(Chip ID)进行相应的修改，使得修改后的芯片标识符能够与当前的芯片版图对应，以针对性的提供与当前芯片对应的驱动、固件或系统软件。现有的对芯片的芯片标识符进行修改的方法主要包括一次烧录(One Time Program，OTP)以及E-Fuse等熔丝技术。然而，现有的对芯片标识符进行修改的方法较为复杂。在本专利技术实施例中，通过调整所在层中的开关或开关金属走线的走向，将所在层中的开关金属走线与不同的开关通孔耦接，使得所在层中的开关金属走线的电平极性发生变化。由于相邻高层的开关金属走线的输入电平为所在层的开关金属走线的输出电平，因此，所在层的开关金属走线的变化可以导致相邻高层的开关金属走线上的电平极性发生改变，进而导致最高层金属层的开关金属走线上的电平的极性发生改变，输入到寄存器中的最高层金属层的电平发生改变，也就是说，芯片标识符相应的发生改变。即：仅需要对所在层的通孔或者开关金属走线的形状进行更改，即可实现芯片标识符的更改，因此，本专利技术实施例的技术方案能够简化芯片标识符的修改流程。为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供了一种芯片，包括：多晶硅层，以及依次叠置在所述多晶硅层的至少两层金属层，多晶硅层可以和与其相邻的金属层耦接。在本专利技术实施例中，多晶硅层可以通过通孔与相邻的金属层耦接。在具体实施中，多晶硅层与至少两层金属层中均存在预设开关区域。可以根据实际的应用场景，在多晶硅层和金属层中分别选择其中的一块区域作
为各自对应的预设开关区域。在实际应用中，不同层所对应的预设开关区域之间的面积可以相等，也可以不等。不同层所对应的预设开关区域之间的形状可以相等，也可以不等。在实际应用中，可以根据实际的芯片结构以及每一层的电路架构，来选择对应的预设开关区域的形状以及面积大小。在本专利技术实施例中，相邻两层之间各自对应的预设开关区域相互耦接。例如，可以通过开关通孔将相邻两层的预设开关区域耦接。可以理解的是，在本专利技术其他实施例中，相邻两层之间的预设开关区域还可以通过其他的连接方式耦接，此处不做赘述。在本专利技术实施例中，多晶硅层以及金属层对应的预设开关区域均可以包括：接收电平信号输入的开关金属走线；将所在层的开关金属走线与相邻层的开关金属走线耦接的开关通孔；以及将所在层的开关金属走线与开关通孔耦接的开关。在本专利技术一实施例中，多晶硅层以及金属层对应的预设开关区域至少包括两条互不耦接的开关金属走线，其中一部分开关金属走线接收高电平信号输入，另一部分开关金属走线接收低电平信号输入。对应于多晶硅层中的预设开关区域，可以包括：至少两条分别用于接收不同电平信号输入的开关金属走线，不同电平信号输入的开关金属走线之间互不耦接；将多晶硅层的开关金属走线与相邻金属层的开关金属走线耦接的开关通孔；将多晶硅层的开关金属走线与多晶硅层的开关通孔耦接的开关。在本专利技术一实施例中，多晶硅层的预设开关区域包括两条开关金属走线，两条开关金属走线接收预设的电平信号生成器输出的电平信号，其中，一条开关金属走线接收电平信号生成器输出的高电平信号，另一条开关金属走线接收电平信号生成器输出的低电平信号。参照图1，给出了本专利技术实施中的一种电平信号生成器的结构示意图，电平信号生成器包括：第一PMOS管A1、第二PMOS管A2、第一NMOS管A3以及第二NMOS管A4，其中：第一PMOS管A1的源极与预设的电压源VDD耦接，栅极和漏极耦接之
后与第二NMOS管A4的栅极耦接。第二PMOS管A2的源极与预设的电压源VDD耦接，栅极与第一NMOS管A3的栅极耦接，漏极输出高电平信号“1”，高电平信号输入到多晶硅层的其中一条开关金属走线中，该开关金属走线输出高电平信号。第一NMOS管A3的漏极与栅极耦接之后与第二本文档来自技高网...

【技术保护点】
一种芯片，包括寄存器，其特征在于，所述芯片还包括：多晶硅层以及依次叠置的至少两层金属层，所述多晶硅层和与其相邻的金属层耦接；所述多晶硅层以及金属层中均存在预设开关区域，所述预设开关区域包括：适于接收电平信号输入的开关金属走线；适于将所在层的开关金属走线与相邻层的开关金属走线耦接的开关通孔；适于将所在层中的开关金属走线与开关通孔耦接的开关；叠置在最上层的金属层的开关金属走线与预设的寄存器耦接；其中，多晶硅层的开关金属走线适于接收预设的电平信号生成器输出的电平信号，所述电平信号依序通过所述叠置的金属层的开关金属走线传输至所述寄存器。

【技术特征摘要】
1.一种芯片，包括寄存器，其特征在于，所述芯片还包括：多晶硅层以及依次叠置的至少两层金属层，所述多晶硅层和与其相邻的金属层耦接；所述多晶硅层以及金属层中均存在预设开关区域，所述预设开关区域包括：适于接收电平信号输入的开关金属走线；适于将所在层的开关金属走线与相邻层的开关金属走线耦接的开关通孔；适于将所在层中的开关金属走线与开关通孔耦接的开关；叠置在最上层的金属层的开关金属走线与预设的寄存器耦接；其中，多晶硅层的开关金属走线适于接收预设的电平信号生成器输出的电平信号，所述电平信号依序通过所述叠置的金属层的开关金属走线传输至所述寄存器。2.如权利要求1所...

【专利技术属性】
技术研发人员：刘珂，沈磊，俞军，
申请(专利权)人：上海复旦微电子集团股份有限公司，
类型：发明
国别省市：上海;31