一种集成电路装置可包含：可重新配置的模拟信号切换构造，其包括多个全局总线，所述多个全局总线响应于可改变的模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及至少一个处理器电路，其响应于指令数据而执行预定操作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路装置，且更确切地说，涉及具有数字和模拟电路块的可重新配置的集成电路装置。
技术实现思路
本专利技术包含一种集成电路装置，其包括可动态或静态重新配置的模拟信号切换构造，其包括多个全局总线，所述多个全局总线响应于模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及至少一个处理器电路，其响应于指令数据而执行预定操作。本专利技术还包含一种集成电路，其包括至少一个处理器电路；多个模拟电路块；以及可动态或静态重新配置的模拟路由构造，其响应于来自至少一个路由数据源以及所述至少一个处理器电路的模拟路由数据而选择性地互连所述模拟电路块与输入/输出(I/O)引脚。本专利技术进一步包含一种方法，其包括响应于路由数据，在集成电路上配置可重新配置的模拟路由构造，以选择性地启用多个输入/输出(I/O)引脚与多个全局总线中的至少一者之间的连接，且选择性地启用至少一个全局总线与所述集成电路的多个模拟电路块中的至少一者之间的连接；其中所述路由数据是动态地或静态地从所述集成电路的数字电路提供。附图说明图1展示根据一实施例的集成电路装置；图2展示根据另一实施例的集成电路装置；图3为根据一实施例的集成电路装置架构的表示；图4为根据另一实施例的集成电路装置架构的表示；图5展示根据一实施例的输入/输出(I/O)连接电路；图6展示根据另一实施例的I/O连接电路；图7展示根据一个实施例的通用I/O配置电路；图8展示根据一实施例的可编程模拟路由构造；图9A到图9H展示根据特定实施例的各种模拟块连接布置；图IOA到图IOD展示根据各种实施例的可用模拟路由构造建立的各种信号路径连接；图11为展示根据一个实施例的到模拟路由构造的总线的全局I/O连接的示意图。 具体实施例方式现在将描述各种实施例，所述各种实施例展示具有可重新配置的模拟路由构造的集成电路装置的装置和方法，所述可重新配置的模拟路由构造用于用多个总线和连接电路将输入/输出(I/O)连接到一个或一个以上模拟电路块。在以下描述中，相似项通过相同参考字符来指代，但第一数字对应于对应的图号。现在参看图1，以框图形式来展示根据第一实施例的集成电路装置，且用通用参考字符100来指定。在一些实施例中，装置100可为“芯片上系统”，其提供可编程模拟功能以及可编程数字功能两者。如图1中所展示，装置100可包含若干个外部连接引脚(一个引脚展示为102)、模拟部分104，以及数字部分106。引脚(例如，102)可提供到装置100的物理信号连接，且可为输入引脚、输出引脚，或用作输入与输出两者的引脚。此些引脚(例如，102)在本文中将被称作输入/输出(I/O)引脚，应理解，此些引脚用作(或可经配置以用作)输入、输出，或输入与输出两者。在一些实施例中，可将引脚(例如，10 配置为模拟引脚(即，输入或输出模拟信号)或数字引脚(即，输入或输出二进制逻辑信号)。另外，在一些实施例中，引脚 (例如，102)可为专用引脚(例如，仅数字输入和/或输出引脚)。模拟部分104可包含可编程模拟路由构造108以及若干个模拟块110-0到110_n。模拟路由构造108可经配置(且经重新配置)以提供配置为模拟I/O的I/O引脚 (例如，102)与模拟块(110-0到110-n)中的任一者之间的信号路径。作为仅少数实例，模拟路由构造108可通过一个或若干个总线提供引脚到引脚路径，使得能够将若干个引脚连接到单个总线，使得能够将若干个总线连接到单个引脚，和/或使得能够将任何模拟I/O引脚连接到任何模拟块(110-0到110-n)。可根据模拟路由数据来编程(且重新编程)模拟路由构造108。如下文将描述，与常规方法形成对比，可从若干个不同来源中的任一者提供此些模拟路由数据，而不是仅从板上处理器来提供此些模拟路由数据。在特定实施例中，模拟路由构造108可包含多个总线，所述多个总线可基于模拟路由数据通过连接电路而连接到彼此。模拟块(110-0到110-n)可包含执行模拟电路功能的模拟电路。模拟块(110_0到 110-n)可通过模拟路由构造108而连接到I/O引脚(例如，102)和/或连接到彼此。选定的或所有模拟块(110-0到110-n)也可接收数字数据和/或输出数字数据到数字部分106。 模拟块(110-0到110-n)可包含各种模拟电路，包含(但不限于)电容感测电路、比较器、 模/数转换器(ADC)(包含“Σ -Δ ”型和/或逐步近似型)、滤波器(包含低通滤波器)、开关电容器型电路，和/或数/模转换器(DAC)(包含电流和/或电压DAC两者)。应理解，模拟路由构造108的全部或一部分可动态地(在装置100的操作期间改变)或静态地(在装置100的整个操作期间实质上维持相同)来配置。在所展示的实施例中，数字部分106可包含处理器部分112、直接存储器存取 (DMA)电路114、模拟接口 I/F电路116、数据传送集线器电路118、可编程参考产生器120、 可编程数字部分122，以及数字系统互连(DSI) 124。处理器部分112可包含可执行预定指令的一个或一个以上处理器。处理器部分112可为用于提供模拟路由数据以用于配置模拟路由构造108的一个来源。DMA电路114可使得能够在无处理器部分112的直接控制的情况下在装置100与其它装置之间进行数据传送。DMA 114也可为用于配置模拟路由构造108的模拟路由数据的来源。这种情况与常规方法形成鲜明对比，常规方法限制路由构造对于从处理器或其类似者发出的数据的可编程性。虽然图1的实施例展示DMA电路114，但其它实施例可包含不同类型的数据传送电路，所述不同类型的数据传送电路可用作独立于处理器部分112的模拟路由数据的来源。模拟I/F电路116可接收模拟信号，且将模拟信号转换成数字域。模拟I/F电路 116可为用于配置模拟路由构造108的模拟路由数据的另一来源。数据传送集线器电路118可提供处理器部分112与在装置100外部的装置以及装置100内的位置之间的数据传送路径。仅作为许多可能实例中的少数几个实例，数据传送集线器118可启用向用于与外部装置通信的一个或一个以上接口的数据传送，所述一个或一个以上接口包含一个或一个以上外部存储器接口、一个或一个以上串行数据传送接口， 和/或一个或一个以上1/0(例如，102)。数据传送集线器118也可在板上(即，同一装置的电路)部分之间传送数据，板上部分包含内部存储器电路、中断控制电路、电源管理电路、 定时电路、模拟接口电路116、可编程数字部分122和/或DSI 124。可编程参考产生器120可产生可用于模拟部分104中的参考电流和/或电压。此些经编程电流/电压也可作为来自装置100的输出值来提供。可编程数字部分120可提供可编程逻辑电路，所述可编程逻辑电路可基于数字配置数据而配置成各种数字功能。在非常特定的实施例中，可编程数字部分120可包含具有可编程功能的可编程逻辑装置块，以及可编程互连件。可编程数字部分120可为用于配置模拟路由构造108的模拟路由数据的又一来源。DSI IM可启用数字部分106的各个部分之间的互连，且另外，可提供到模拟部本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.05.09 US 61/176,905;2010.05.07 US 12/776,3231.一种集成电路装置，其特征在于，包括可动态或静态重新配置的模拟信号切换构造，其包括多个全局总线，所述多个全局总线响应于模拟路由数据而通过引脚连接电路选择性地连接到外部引脚，以及多个局部总线，所述多个局部总线响应于所述模拟路由数据而通过路由连接电路选择性地连接到模拟块和/或全局总线；以及至少一个处理器电路，其响应于指令数据而执行预定操作。2.如权利要求1所述的集成电路装置，其特征在于所述引脚连接电路包括开关电路，所述开关电路响应于所述模拟路由数据而选择性地将一个外部引脚连接到多个全局总线中的任一者。3.如权利要求1所述的集成电路装置，其特征在于所述引脚连接电路包括多路复用器电路，所述多路复用器电路响应于所述模拟路由数据而选择性地将一个外部引脚连接到多个全局总线中的任一者。4.如权利要求1所述的集成电路装置，其特征在于所述路由连接电路包括开关电路，所述开关电路响应于所述模拟路由数据而选择性地将至少一个模拟块连接到所述局部总线和/或全局总线中的任一者。5.如权利要求1所述的集成电路装置，其特征在于 所述路由连接电路包含第一路由连接电路，其提供具有第一阻抗的连接，以及第二路由连接电路，其提供具有第二阻抗的连接，所述第二阻抗小于所述第一阻抗。6.如权利要求1所述的集成电路装置，其特征在于所述局部总线和全局总线经屏蔽以减少其间的信号耦合。7.如权利要求1所述的集成电路装置，其中 所述可重新配置的模拟信号切换构造进一步包含至少一个多路复用器(MUX)总线，其通过所述引脚连接电路而选择性地连接到所述引脚中的任一者，且通过所述路由连接电路而连接到至少一个全局和/或局部总线。8.如权利要求1所述的集成电路装置，其特征在于，进一步包含 可编程逻辑部分，其包括多个数字可编程块；以及数字系统互连件，其提供来自至少所述可编程逻辑部分或所述至少一个处理器电路的所述模拟路由数据。9.如权利要求8所述的集成电路装置，其特征在于，进一步包含直接存取电路，其经耦合以在所述集成电路与在所述集成电路外部的来源之间传送数据；且所述数字系统互连件还提供来自所述直接存取电路的所述模拟路由数据。10.一种集成电路，其特征在于，包括 至少一个处理器电路；多个模拟电路块；以及可动态或静态重新配置的模拟路由构造，其响应于来自至少一个路由数据源以及所述至少一个处理器电路的模拟路由数据而选择性地互连所述模拟电路块与输入/输出(I/O)引脚。11.如权利要求10所述的集成电路，...
【专利技术属性】
技术研发人员：贝特·苏朗，哈洛尔德·库兹，堤摩西·威廉斯，詹姆士·苏特，布鲁斯·拜凯特，梅兰妮·芮奇蒙，纳坦·柯哈根，马克·哈斯丁司，易许华尔·堤亚加拉根，瓦伦·辛德，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。