一种微控制器芯片中的时钟多路控制单元制造技术

本发明专利技术公开了一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。本发明专利技术微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟，并且能够保证时钟信号在切换的过程中不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背，导致微控制器芯片出现错误响应。本发明专利技术的优点还在于微控制器芯片能够根据应用时的需要，在高频工作时钟与低频工作时钟之间随时切换，从而使整个应用系统可能获得更低的功耗。

A clock multiplex control unit in a microcontroller chip

The invention discloses a clock multiplex control unit in a microcontroller chip, wherein the chip comprises a clock generation unit CLOCK, a clock multiplex control unit CKMUX, and a microcontroller kernel MCU_CORE. The present invention microcontroller core can be used in the scene at any time from a clock switch to another clock, and can ensure that the clock signal does not appear glitches in the switching process, at the same time, there is no competition conditions, to ensure that not all register chip because of the emergence of burr or competition and against the clock signal timing the resulting micro controller error response. The advantage of the invention is that the microcontroller chip can switch between the high-frequency working clock and the low frequency working clock according to the need of the application, so that the whole application system can obtain lower power consumption.

【技术实现步骤摘要】
一种微控制器芯片中的时钟多路控制单元
本专利技术涉及一种控制单元，具体是一种微控制器芯片中的时钟多路控制单元。
技术介绍
在某些微控制器芯片中，微控制器内核的工作时钟的选择要在芯片的初始化配置时完成，在初始化配置后，不再允许时钟切换，以避免芯片可能会因为时钟切换时产生的毛刺而错误地工作。在另一些微控制器芯片中，为了避免时钟切换时芯片错误地工作，在时钟切换时，芯片内部相关的寄存器需要保持复位状态。
技术实现思路
本专利技术的目的在于提供一种微控制器芯片中的时钟多路控制单元，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE，所述时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟，时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程，微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态，时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel，当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程，时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。作为本专利技术进一步的方案：时钟多路控制单元CKMUX内部包括对3路输入时钟的门控。作为本专利技术再进一步的方案：对输入时钟clk0、clk1、clk2的门控分别通过3个2输入与门来完成。与现有技术相比，本专利技术的有益效果是：本专利技术微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟，并且能够保证时钟信号在切换的过程中不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背，导致微控制器芯片出现错误响应。本专利技术的优点还在于微控制器芯片能够根据应用时的需要，在高频工作时钟与低频工作时钟之间随时切换，从而使整个应用系统可能获得更低的功耗。附图说明图1为本专利技术内部微控制器芯片方案框图。图2为本专利技术内部微控制器芯片中的时钟多路控制单元的工作原理示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。请参阅图1～2，本专利技术实施例中，一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。在微控制器芯片中有3种可选的时钟频率，分别是clk0、clk1、clk2。芯片的用户可以根据需要选择其中之一作为微控制器芯片的工作时钟，或者在应用场景中，根据需要实时地在三者之中切换。时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟。时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程。微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态。时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel。当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程。时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。时钟多路控制单元CKMUX的工作原理如图2所示。时钟多路控制单元CKMUX内部包括对3路输入时钟的门控。对输入时钟clk0、clk1、clk2的门控分别通过3个2输入与门来完成。如图所示，输入时钟clk0的门控由2输入与门AND02来完成，它的2个输入端分别是时钟0同步选择控制信号ck0_sel_sync以及输入时钟clk0，它的输出端即为门控后的时钟clk0_gc。输入时钟clk1的门控由2输入与门AND12来完成，它的2个输入端分别是时钟1同步选择控制信号ck1_sel_sync以及输入时钟clk1，它的输出端即为门控后的时钟clk1_gc。输入时钟clk2的门控由2输入与门AND22来完成，它的2个输入端分别是时钟2同步选择控制信号ck2_sel_sync以及输入时钟clk2，它的输出端即为门控后的时钟clk2_gc。在时钟多路控制单元CKMUX内部，3路经过门控后的时钟clk0_gc、clk1_gc、clk2_gc输入至3输入或门(OR)的3个输入端，经过或运算后，输出的时钟即为内核工作时钟clk_mcu。时钟多路控制单元CKMUX在完成时钟从某一工作时钟切换至另一工作时钟时，必须要保证时钟信号在不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器没有因此而出现时序上的违背，从而出现短暂的错误响应或者不可恢复的错误响应。为了保证时钟信号在时钟切换的过程中不出现毛刺和竞争，在本专利技术中采用同步控制信号反馈机制。如图2所示，时钟0选择控制信号ck0_sel与反馈的时钟1同步选择控制信号ck1_sel_sync取反后得到的信号、时钟2同步选择控制信号ck2_sel_sync取反后得到的信号一起作为输入信号连接到3输入与门AND01的3个输入端，与门AND01的输出信号通过2个工作于时钟clk0的寄存器R01、R02同步至clk0的时钟域，同步寄存器R02的输入信号即为时钟0同步选择控制信号ck0_sel_sync。通过类似的逻辑原理得到时钟1同步选择控制信号ck1_sel_sync以及时钟2同步选择控制信号ck2_sel_sync。由于采用上述的同步控制信号反馈原理，可以保证时钟信号在时钟切换的过程中不出现毛刺和竞争，确保微控制器芯片不会在时钟切换过程中出现错误响应。对于本领域技术人员而言，显然本专利技术不限于上述示范性实施例的细节，而且在不背离本专利技术的精神或基本特征的情况下，能够以其他的具体形式实现本专利技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本专利技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本专利技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。本文档来自技高网...

【技术保护点】
一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE，其特征在于，所述时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟，时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程，微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态，时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel，当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程，时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。

【技术特征摘要】
1.一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE，其特征在于，所述时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟，时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程，微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态，时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择...

【专利技术属性】
技术研发人员：万上宏，叶媲舟，黎冰，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：发明
国别省市：广东,44