印刷电路板埋嵌入电容结构制造技术

本发明专利技术适用于印刷电路板技术领域，提供了一种印刷电路板埋嵌入电容结构包括多层电路板以及埋嵌设于多层电路板内的电容层介质，多层电路板设有多个测试孔，电容层介质对应于多层电路板的各层设有测试层，各测试孔与所对应层的测试层电性连接。该印刷电路板埋嵌入电容结构通过在多层电路板内埋设电容层介质，并于电容层介质对应于多层电路板的各层设有测试层，通过各测试孔与所对应层的测试层电性连接，以形成埋嵌电容测试模块，可以量测出因为多层电路板的各层间偏移造成电容区域面积变化而导致电容值的损耗量，从而为控制电容层介质的层间偏移量提供数据分析，可有效控制埋嵌电容值的公差，满足客户需求，同时使电容测试标准化。

【技术实现步骤摘要】

本专利技术属于印刷电路板
，尤其涉及一种印刷电路板埋嵌入电容结构。
技术介绍
目前，印刷电路板埋嵌入电容结构中的电容均在印刷电路板的内层结构中，在相应的成品电容测试时，对所测试单元内对应的埋电容区域寻找对应测试点来测试电容值是否在公差范围内。由于测量时需人工找点且在有效单元区域操作，找点效率低下且容易找错测试点产生开短路的问题影响测量结果，不利于大批量生产埋容产品的电容测试制程。
技术实现思路
本专利技术的目的在于提供一种印刷电路板埋嵌入电容结构，旨在解决现有技术中电容测试时人工找点效率低下且容易找错点而造成开短路的技术问题。本专利技术是这样实现的，一种印刷电路板埋嵌入电容结构，包括多层电路板以及埋嵌设于所述多层电路板内的电容层介质，所述多层电路板设有多个测试孔，所述电容层介质对应于所述多层电路板的各层设有测试层，所述测试孔的数量与所述多层电路板的层数相同且环设于所述电容层介质周围，各所述测试孔与所对应层的所述测试层电性连接。进一步地，所述多层电路板为四层电路板，所述测试孔的数量为4个。进一步地，所述测试孔分布于同一方形的四个角上，各所述测试层位于该方形的对角线的交点处。进一步地，各所述测试层为位于各内层上的导电图像，各层的所述导电图像上下对准。进一步地，各所述测试层为圆型导电图像。进一步地，各所述圆形导电图像的直径为10mm进一步地，所述印刷电路板埋嵌入电容结构还包括电性连接于各所述测试层与对应层上所设所述测试孔之间的导线。进一步地，所述电容层介质位于所述多层电路板的相邻两铜层之间，并埋设于相邻两所述铜层之间的半固化片内。本专利技术相对于现有技术的技术效果是：该印刷电路板埋嵌入电容结构通过在所述多层电路板内埋设所述电容层介质，并于所述电容层介质对应于所述多层电路板的各层设有测试层，通过各所述测试孔与所对应层的所述测试层电性连接，以形成埋嵌电容测试模块，可以量测出因为所述多层电路板的各层间偏移造成电容区域面积变化而导致电容值的损耗量，从而为控制电容层介质的层间偏移量提供数据分析，可有效控制埋嵌电容值的公差，满足客户需求。同时，也使电容测试标准化，且提高了电容测试准确率和效率。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的印刷电路板埋嵌入电容结构的结构示意图，去除电路板结构部分；图2是本专利技术实施例提供的印刷电路板埋嵌入电容结构的俯视示意图；图3是本专利技术实施例提供的印刷电路板埋嵌入电容结构的局部剖视图。附图标记说明：具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。请参照图1至图3，本专利技术实施例提供的印刷电路板埋嵌入电容结构包括多层电路板10以及埋嵌设于所述多层电路板10内的电容层介质20，所述多层电路板10设有多个测试孔12，所述电容层介质20对应于所述多层电路板10的各层设有测试层22，所述测试孔12的数量与所述多层电路板10的层数相同且环设于所述电容层介质20周围，各所述测试孔12与所对应层的所述测试层22电性连接。本专利技术实施例提供的印刷电路板埋嵌入电容结构通过在所述多层电路板10内埋设所述电容层介质20，并于所述电容层介质20对应于所述多层电路板10的各层设有测试层22，通过各所述测试孔12与所对应层的所述测试层22电性连接，以形成埋嵌电容测试模块，可以量测出因为所述多层电路板10的各层间偏移造成电容区域面积变化而导致电容值的损耗量，从而为控制电容层介质20的层间偏移量提供数据分析，可有效控制埋嵌电容值的公差，满足客户需求。同时，也使电容测试标准化，且提高了电容测试准确率和效率。在该实施例中，所述多层电路板10的各层间偏移量为360°以内。请参照图1和图2，进一步地，所述多层电路板10为四层电路板，所述测试孔12的数量为4个。对于四层电路板，所对应的所述测试孔12的数量为4个，且对应的所述测试层22也为4层，各所述测试孔12与对应层的所述测试层22电性连接，以控制所述电容层介质20的层间便宜量提供数据分析，并有效控制埋嵌入电容值的公差。在其他实施例中，所述多层电路板10为六层电路板，所述测试孔12的数量为6个，对应的所述测试层22也为6层；所述多层电路板10为八层电路板，所述测试孔12的数量为8个，对应的所述测试层22也为8层；所述多层电路板10为十层电路板，所述测试孔12的数量为10个，对应的所述测试层22也为10层；以此类推，不限于此。请参照图1和图2，进一步地，所述测试孔12分布于同一方形的四个角上，各所述测试层22位于该方形的对角线的交点处。通过将各所述测试孔12分布于方形的四个角上以及将所述测试层22设置于所述方形对角线的交点上，以便于在测试的时候准确找到测试点，防止找错测试点而造成开短路问题。在其他实施例中，所述多层电路板10的各所述测试孔12的分布为：以所述测试层22为中心的圆周上，且于该圆周上等间隔设置。请参照图1和图2，进一步地，各所述测试层22为位于各内层上的导电图像，各层的所述导电图像上下对准。通过在对应所述多层电路板10的各内侧设置所述导电图像，各层的所述导电图像上下对准，以便于电容测试。优选地，各所述测试层22为圆型导电图像。在其他实施例中，所述导电图形还可以是方形、椭圆形、或者其他任意形状，不限于此。更优地，各所述圆形导电图像的直径为10mm。在其他实施例中，所述圆形导电图像的直径也可以稍大于或者稍小于10mm，不限于此。请参照图1和图2，进一步地，所述印刷电路板埋嵌入电容结构还包括电性连接于各所述测试层22本文档来自技高网...

【技术保护点】
一种印刷电路板埋嵌入电容结构，其特征在于，包括多层电路板以及埋嵌设于所述多层电路板内的电容层介质，所述多层电路板设有多个测试孔，所述电容层介质对应于所述多层电路板的各层设有测试层，所述测试孔的数量与所述多层电路板的层数相同且环设于所述电容层介质周围，各所述测试孔与所对应层的所述测试层电性连接。

【技术特征摘要】
1.一种印刷电路板埋嵌入电容结构，其特征在于，包括多层电路板以及埋嵌设于所述多层电路板内的电容层介质，所述多层电路板设有多个测试孔，所述电容层介质对应于所述多层电路板的各层设有测试层，所述测试孔的数量与所述多层电路板的层数相同且环设于所述电容层介质周围，各所述测试孔与所对应层的所述测试层电性连接。2.如权利要求1所述的印刷电路板埋嵌入电容结构，其特征在于，所述多层电路板为四层电路板，所述测试孔的数量为4个。3.如权利要求2所述的印刷电路板埋嵌入电容结构，其特征在于，所述测试孔分布于同一方形的四个角上，各所述测试层位于该方形的对角线的交点处。4.如权利要求1所述的印刷...

【专利技术属性】
技术研发人员：赵波，姜雪飞，刘东，
申请(专利权)人：深圳崇达多层线路板有限公司，
类型：发明
国别省市：广东;44