具有可调整的低击穿电压的齐纳二极管制造技术

本发明专利技术涉及具有可调整的低击穿电压的齐纳二极管。提供一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1)，形成在具有第二导电类型的半导体衬底(SUB)的表面上；具有第二导电类型的阳极区域(AD1)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1)与衬底的其余部分相隔离；第一导电区域(CDC,EDC,ED1)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场；以及第二导电区域(GT1,GTC)，被配置为当其经受足够的电压时生成与所述阴极区域和阳极区域之间的界面相平行的第二电场。

【技术实现步骤摘要】

本专利技术涉及齐纳二极管。
技术介绍
齐纳二极管普遍地用来在电路中调节电压或者用来提供稳定的参考电压。出于这个目的，齐纳二极管与电压源并联地反向连接。当由电压源提供的电压达到二极管的击穿电压时，二极管变得导通并且于是将电压保持在这个值。本专利技术特别地适用于具有自备的低功率电源的对象、通信对象以及能量采集电路。在这些应用中，希望齐纳二极管的击穿电压尽可能地低。图1为形成在由具有例如P的第一导电类型的半导体材料制成的衬底中的传统的齐纳二极管的横截面。齐纳二极管包括具有例如N的第二导电类型的掺杂的阱NW，形成齐纳二极管的阳极区。齐纳二极管包括形成在阱NW中的具有第一P+导电类型的高掺杂的阴极区域CD。区域CD形成在具有第二N+导电类型的高掺杂的区域ZD上。区域CD和ZD通过浅沟槽隔离STI与阱NW的其余部分相隔离。齐纳二极管包括形成在阱NW中的具有第二N+导电类型并且通过沟槽STI与阴极区域相隔离的高掺杂阳极连接区域ED。进一步，衬底SUB包括具有第一P+导电类型的高掺杂区域SP，形成衬底SUB的偏置区域。衬底偏置区域SP通过浅沟槽隔离STI与区域CD、ZD相隔离。图2描绘了根据施加在区域CD和ED之间的反向电压而经过齐纳二极管的电流的变化的曲线C11。曲线C11示出了传统的反向偏置齐纳二极管的操作。在0V和大约2.5V之间，经过二极管的电流保持为低(低于10-12A)。从大约2.5V并且一直到大约5.2V，经过二极管的电流线性增加(根据对数尺度)直到大约10-8A。从所谓的“带
间”现象导致的这个操作区域不能被用来提供参考电压或者执行电压调节。在大约5.2V之上，击穿现象出现，通过雪崩效应二极管变得高导通，而同时到达了约为5.5V的被称为“击穿电压”的最大电压BV。二极管保持这个电压为恒定，而无论电流强度如何，只要电流保持在大约10-8A和10-6A之间。齐纳二极管大致上在这个操作区域中使用，从而提供稳定的参考电压或者执行电压调节。一个已经做出的建议在于，通过薄化区域ZD来降低齐纳二极管的击穿电压，从而获得在两个导电类型的区域CD和ZD之间的尽可能突然的过渡。然而，由于区域ZD的非常低的厚度，这个方案到达了限制。这个方案允许获得较之在曲线C11上而言在低电压值处更为迅速地增加的电流。击穿现象同样在较之曲线C11上而言更低的电压处发生，但是电压根据电流持续增加。“带间”现象倾向于在电压值和电流值的更广的范围之上延伸。在这些条件下，齐纳二极管不能被用来提供参考电压或者执行电压调节。因此希望制造具有低于1.5V的最低可能击穿电压的齐纳二极管。对于这个二极管还希望其接着通过实施通常用来制作CMOS晶体管的制造步骤而被制作在集成电路中。还可能希望制作可以进行击穿电压调节的齐纳二极管。
技术实现思路
一些实施例涉及一种齐纳二极管，包括：具有第一导电类型的阴极区域，形成在具有第二导电类型的半导体衬底的表面上；具有第二导电类型的阳极区域，形成在阴极区域之下，该阴极区域和阳极区域通过沟槽隔离与衬底的其余部分相隔离；以及第一导电区域，被配置为当其经受足够的电压时生成与阴极区域和阳极区域之间的界面相垂直的第一电场。根据一个实施例，齐纳二极管包括第二导电区域，被配置为当其经受足够的电压时生成与阴极区域和阳极区域之间的界面相平行的第二电场。根据一个实施例，第二导电区域包括埋置栅极，该埋置栅极仅通
过栅极的电介质层与阳极区域相分离。根据一个实施例，齐纳二极管包括：形成在衬底中的具有第一导电类型的阱，阴极区域形成在阱的表面上，并且阳极区域在阱中形成在阴极区域之下；以及具有第一导电类型的阳极连接区域，形成在阱的表面上并且与阴极区域相隔离。根据一个实施例，阱通过浅沟槽与衬底相隔离。根据一个实施例，栅极形成在阴极区域和阳极连接区域之间。根据一个实施例，栅极围绕阴极区域和阳极区域。根据一个实施例，栅极形成在阴极区域和阳极区域中。根据一个实施例，栅极具有八角形或矩形形状。根据一个实施例，第一导电区域和第二导电区域是互连的。一些实施例还可以涉及包括如前所限定的齐纳二极管的电路。一些实施例还可以涉及用于控制如前所限定的齐纳二极管的方法，该方法包括步骤：对阴极区域施加第一电压，对阳极区域施加第二电压从而反向偏置齐纳二极管，第一电压和第二电压之间的差大于或等于齐纳二极管的击穿电压。根据一个实施例，该方法包括将第三电压施加到第二导电区域从而生成与阴极区域和阳极区域之间的界面相平行的电场的步骤。根据一个实施例，第二导电区域包括埋置栅极，该埋置栅极仅通过栅极的电介质层与阳极区域相分离，该方法包括将第三电压施加到栅极的步骤。根据一个实施例，第三电压被设置为等于第一电压。根据一个实施例，该方法包括根据齐纳二极管所达到的击穿电压来调整第三电压的步骤。根据一个实施例，击穿电压通过引起第三电压在第一电压和第二电压之间变化而在1.2V和5V之间可调整。附图说明下面将关于但不限于附图对本专利技术的一些实施例的示例进行描
述，其中：上面所描述的图1为传统的齐纳二极管的横截面；上面所描述的图2描绘了根据传统的齐纳二极管的端子处的电压的电流的特性曲线，图3为根据一个实施例的齐纳二极管的横截面，图4为图3的齐纳二极管的详细局部横截面，图5描绘了根据图3的齐纳二极管的端子处的电压的电流的特性曲线，图6为根据另一个实施例的齐纳二极管的横截面，图6A描绘了根据图6的齐纳二极管的端子处的电压的电流的特性曲线，图7为根据一个实施例的齐纳二极管的顶视图，图8和图9为根据另一个实施例的齐纳二极管的横截面和顶视图，图10为根据另一个实施例的图8的二极管的顶视图，图11和图12为根据另一个实施例的齐纳二极管的横截面和顶视图，图13为根据另一个实施例的图11的齐纳二极管的顶视图，图14为根据另一个实施例的齐纳二极管的横截面。具体实施方式图3描绘了根据一个实施例的齐纳二极管ZR。齐纳二极管形成在由具有例如P的第一导电类型的掺杂的半导体材料制成的衬底SUB中。齐纳二极管ZR包括具有例如为N+的第二导电类型的高掺杂的阴极区域CD1，该阴极区域CD1叠加在具有第一导电类型(P)的掺杂的阳极区域AD1上。区域CD1、AD1形成在具有第一导电类型(在所考虑的例子中为N)的掺杂的阱NW中，该阱NW形成在衬底SUB中。由此，齐纳二极管ZR包括由区域AD1并且特别地由区域AD1和区域CD1之间的界面以及区域AD1和阱NW之间的界面
形成的结区NPN。阱NW通过浅沟槽隔离STI1与衬底的其余部分相隔离。齐纳二极管ZR还包括具有第二导电类型(N+)的高掺杂区域ED1，形成用于对阱NW进行偏置并且用于连接二极管ZR的阳极的区域。此外，衬底SUB包括具有第一导电类型(P+)的一个或多个高掺杂区域SP1，形成衬底SUB的偏置区域。齐纳二极管ZR还包括形成在区域CD1上的阴极接触焊盘CDC以及形成在区域ED1上的阳极接触焊盘EDC。衬底的一个或多个偏置接触SPC形成在衬底SUB偏置区域SPP上。根据一个实施例，齐纳二极管ZR包括形成在阱NW中的垂直埋置栅极GT1，从而仅通过电介质层GTD与区域CD1、区域AD1和区域ED1以及阱NW相分离。提供栅极GT1以通过栅极接触焊盘GTC接收偏置电本文档来自技高网...

【技术保护点】
一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1‑CD6)，形成在具有第二导电类型的半导体衬底(SUB，N0)的表面上，具有所述第二导电类型的阳极区域(AD1‑AD6)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1‑STI8)与衬底的其余部分相隔离，以及第一导电区域(CDC,EDC,ED1‑ED6)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场(Ez)，其特征在于，所述齐纳二极管包括第二导电区域(GT1‑GT6,GTC)，所述第二导电区域被配置为当其经受足够的电压时生成与所述阴极区域(CD1‑CD6)和所述阳极区域(AD1‑AD6)之间的界面相平行的第二电场(Ex)。

【技术特征摘要】
2015.03.19 FR 15522891.一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1-CD6)，形成在具有第二导电类型的半导体衬底(SUB，N0)的表面上，具有所述第二导电类型的阳极区域(AD1-AD6)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1-STI8)与衬底的其余部分相隔离，以及第一导电区域(CDC,EDC,ED1-ED6)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场(Ez)，其特征在于，所述齐纳二极管包括第二导电区域(GT1-GT6,GTC)，所述第二导电区域被配置为当其经受足够的电压时生成与所述阴极区域(CD1-CD6)和所述阳极区域(AD1-AD6)之间的界面相平行的第二电场(Ex)。2.根据权利要求1所述的齐纳二极管，其中所述第二导电区域(GT1-GT6,GTC)包括埋置栅极(GT1-GT6)，所述埋置栅极仅通过该栅极的电介质层(GTD)与所述阳极区域(AD1-AD6)相分离。3.根据权利要求1和2中的一项所述的齐纳二极管，包括：形成在衬底(SUB)中的具有所述第一导电类型的阱(NW，PW)，所述阴极区域(CD1-CD6)形成在所述阱的表面上，并且所述阳极区域(AD1-AD6)在所述阱中形成在所述阴极区域之下，以及具有所述第一导电类型的阳极连接区域(ED1-ED6)，形成在所述阱的表面上并且与所述阴极区域相隔离。4.根据权利要求3所述的齐纳二极管，其中所述阱(NW，PW)通过浅沟槽(STI1-STI8)与所述衬底相隔离。5.根据权利要求2到4中的一项所述的齐纳二极管，其中所述栅极(GT1，GT4，GT5，GT6)形成在所述阴极区域(CD1,CD4,CD5,CD6)和阳极连接区域(ED1,ED4,ED5,ED6)之间。6.根据权利要求2到5中的一项所述的齐纳二极管，其中所述栅极(GT4...

【专利技术属性】
技术研发人员：R·西莫拉，P·弗纳拉，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR