本公开涉及包含诱饵结构的集成电路。一种集成电路包括衬底、互连部分、和位于衬底与互连部分之间的隔离区域。诱饵结构位于隔离区域内，并且包括与衬底电隔离的硅化区段。
【技术实现步骤摘要】
本专利技术涉及集成电路，并且更具体地，涉及包括一个或多个诱饵(decoy)结构的集成电路，诱饵结构即为：在使用例如扫描电子显微镜(sem)从上方查看的图像中，具有特定组件(诸如传统晶体管)的外观、但实际上充当另一组件(例如，电阻器、或者不工作或总是闭合或总是断开的晶体管)的结构。
技术介绍
1、需要将一个或多个诱饵结构包括到集成电路中，尤其是为了使电路的逆向工程设计甚至更难。
技术实现思路
1、因此，根据一个应用和实施例，提出了一种集成电路，其诱饵结构也易于构建并且对邻近的组件影响很小或者没有影响。
2、根据一个方面，提出了一种集成电路，其包含衬底、互连部分(本领域的技术人员更常称为首字母缩略词beol(后段制程)、和位于衬底与互连部分之间的隔离区域，该隔离区域包括氮化物层(例如，本领域的技术人员更常称为英文首字母缩略词cesl(接触蚀刻停止层))，该氮化物层被介电层覆于顶上，本领域的技术人员也将该介电层称为首字母缩略词pmd(金属前电介质)。
3、集成电路还包括位于隔离区域内并且具有与衬底电隔离的硅化区段的至少一个诱饵结构。
4、因此，当从上方查看时，硅化区段看起来像是真正的硅化区段，例如，源极区或漏极区或任何硅化衬底区，但是，实际上，由于硅化区段与底层衬底电隔离，所以该硅化区段和底层衬底之间并无电接触。
5、因此，包括与衬底电隔离的该硅化区段的结构充当诱饵结构。
6、该诱饵结构和该硅化区段有各种可能的实施例。
<
p>7、因此，根据其中衬底包括由隔离域(诸如，浅沟槽类型的隔离域(sti：浅沟槽隔离))界定的衬底区的变型例，所述隔离区域覆盖衬底区和隔离域，并且诱饵结构包括：硅化区段、将硅化区段与第一衬底区分开的第一隔离层、以及适于导电的第一柱(本领域的技术人员通常称为术语“接触”)，该第一柱具有与所述硅化区段接触的第一端和电耦合至所述互连部分的第二端。8、根据这种变型例的一个可能的实施例，所述诱饵结构包括：mos晶体管的隔离栅极区域，源极区域和漏极区域位于衬底的有源区中，源极区域包括所述第一衬底区并且漏极区域包括硅化区；以及至少第二柱，其适于导电，穿过所述隔离区域，并且电耦合至漏极区域和所述互连部分，第一和第二柱的横截面在公差内相同。
9、因此，在该实施例中，诱饵结构给出为mos晶体管的外观，但是，由于源极接触与源极区域并未电接触(因为硅化区段下方存在隔离层)，所以该晶体管实际上是完全不工作的。此外，从上方查看的该硅化区段给出为源极区域的硅化区的外观。
10、根据该变型例的另一可能的实施例，所述第一衬底区由第一隔离域包围，具有上表面，并且在与该上表面相对的侧耦合至衬底的位于第一隔离域下方的底层部分。
11、所述第一隔离层位于第一衬底区的整个所述上表面上方，并且所述硅化区段包括位于整个所述第一隔离层上方的金属硅化物层。
12、因此，根据该另一实施例，例如，第一衬底区可以是设计为使衬底的底层部分偏置的偏置区。在这些情况下，虽然当从上方查看时该衬底区看起来像是被硅化的，但事实上，由于置于衬底区的上表面与硅化层之间的隔离层，衬底无法借助于该偏置区被偏置。
13、根据另一可能的变型例，在该变型例中，衬底具有上表面并且包括由隔离域界定的衬底区，所述隔离区域覆盖衬底区和隔离域，并且诱饵结构包括在第二衬底区上方的：具有第一中心区和第一突出部的第一栅极区域，所述第一突出部具有至少第一硅化部分，该第一硅化部分形成所述硅化区段，并且平行于第二衬底区的上表面、朝着该第二衬底区的硅化部、从第一中心区伸出；第二隔离层，位于第一栅极区域与第二衬底区的上表面之间；以及第三柱，适于导电，穿过所述隔离区域，具有第一端和第二端，第一端同时与所述硅化区段和所述第二衬底区的所述硅化部接触，第二端电耦合至所述互连部分。
14、在该变型例中，当从上方查看时，诱饵结构的适于导电的第三柱给出与第二衬底区的硅化部接触的外观，但事实上，第三柱还经由突出部的硅化部分与第一栅极区域接触，该突出部也与衬底区电隔离。
15、因此，在第二衬底区与第一栅极区域之间存在共享接触。
16、为了提供该共享接触，在一个实施例中，使适于导电的第三柱的第一端包括与硅化区段电接触的第一表面、与第二衬底区的硅化部电接触的第二表面、以及在这两个表面之间的转折部(break)。
17、当使元件(诸如，表面)与另一元件(诸如，硅化区段或者衬底区)电接触时，电流能够在这两个元件之间流动。
18、该变型例尤其适合应用于mos晶体管。
19、更准确地说，在这种情况下并且根据一个实施例，所述诱饵结构包括：mos晶体管的隔离栅极区域，该mos晶体管包括所述第一栅极区域和所述第二隔离层、位于衬底的有源区中的源极区域和漏极区域，源极区域和漏极区域中的一个区域包括所述第二衬底区；以及至少第四柱，其适于导电，穿过所述隔离区域，并且电耦合至源极区域和漏极区域中的另一个区域，并且电耦合至所述互连部分，第三和第四柱的横截面在公差内相同。
20、换言之，适于导电的第三柱则是在mos晶体管的源极区域(或者漏极区域)与其栅极区域之间共享的接触。
21、在源极区域包含所述硅化部的情况下，诱饵结构的mos晶体管则可以是总是闭合的mos晶体管，无论其是nmos晶体管还是pmos晶体管。
22、如果是漏极区域包含硅化部，那么诱饵结构的mos晶体管可以是栅极偏置是漏极的偏置的mos晶体管。
23、还特别有利的是，第一突出部具有与和其相接触的适于导电的柱相同的宽度(垂直于源极-漏极方向测得的宽度)，从而使硅化突出部不会延伸超过有源区，并且当从上方查看时，该硅化有源区不会看起来像非典型的有源区。而且，由于适于导电的第三和第四柱的横截面和集成电路的所有柱(或者接触)的横截面在制造公差内相同(制造公差显然取决于所使用的技术和接触的尺寸)，所以对于希望进行逆向工程设计的第三方来说，区分共享接触与传统接触特别困难，尤其是因为当从上方查看时将硅化区段与衬底区分开的隔离层完全不可见。
24、根据另一可能的变型例，在该变型例中，衬底具有上表面并且包括由隔离域界定的衬底区，所述隔离区域覆盖衬底区和隔离域，并且诱饵结构包括在第三衬底区上方的：具有第二中心区的第二栅极区域；具有第三中心区的第三栅极区域；导电链接层，其平行于第三衬底区的上表面延伸并且连接第二中心区和第三中心区，该链接层具有形成所述硅化区段的硅化部分；以及位于这两个栅极区域、链接层与第三衬底区的上表面之间的第三隔离层。
25、诱饵结构还包括：第一掺杂区，在第二中心区的一侧和第三中心区的一侧位于所述链接层下方的所述第三衬底区中；第二掺杂区，在第二中心区的另一侧位于所述第三衬底区中；第三掺杂区，在第三中心区的另一侧位于所述第三衬底区中；第五柱，其适于导电，穿过所述隔离区域，具有与所述硅化区段接触的第一端和电耦合至所述互连部分本文档来自技高网
...
【技术保护点】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述第一掺杂区域形成共用漏极区域，并且所述第二掺杂区域和所述第三掺杂区域形成源极区域。
3.根据权利要求1所述的集成电路，其中所述导电链接层包括硅化部分，并且其中所述第一导电接触被电连接至所述硅化部分。
4.根据权利要求1所述的集成电路，其中所述链接层具有与所述第一导电接触相同的宽度。
5.根据权利要求1所述的集成电路，其中所述第一栅极区域、所述第二栅极区域和所述导电链接层由多晶硅制成。
6.根据权利要求1所述的集成电路，其中所述第一掺杂区域是浮置区域，所述浮置区域通过所述隔离层与所述第一导电接触电隔离。
7.根据权利要求1所述的集成电路，其中所述第二掺杂区域包括硅化部分，并且所述第二导电接触被电连接至所述第二掺杂区域的所述硅化部分。
8.根据权利要求1所述的集成电路，其中所述第三掺杂区域包括硅化部分，并且所述第三导电接触被电连接至所述第三掺杂区域的所述硅化部分。
【技术特征摘要】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述第一掺杂区域形成共用漏极区域，并且所述第二掺杂区域和所述第三掺杂区域形成源极区域。
3.根据权利要求1所述的集成电路，其中所述导电链接层包括硅化部分，并且其中所述第一导电接触被电连接至所述硅化部分。
4.根据权利要求1所述的集成电路，其中所述链接层具有与所述第一导电接触相同的宽度。
5.根据权利要求1所述的集成电路，其中所述第一栅极区域、所述第...
【专利技术属性】
技术研发人员：J·德拉勒奥，C·里韦罗，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。