具有上覆栅极结构的基板电阻器制造技术

本发明专利技术涉及一种具有上覆栅极结构的基板电阻器。一种电阻器装置，包括：电阻器本体，设置于基板中且以第一类型掺杂物掺杂；绝缘层，设置于该电阻器本体之上；以及至少一个栅极结构，设置于该绝缘层之上及该电阻器本体之上。一种方法，包括：施加偏压电压于至少一第一栅极结构，该第一栅极结构设置在绝缘层之上，其中，该绝缘层设置于电阻器本体之上，而该电阻器本体设置于基板中，且该第一栅极结构以第一类型掺杂物掺杂以影响该电阻器本体的电阻。

【技术实现步骤摘要】

本专利技术一般涉及半导体装置的制造，且特别是涉及具有上覆柵极结构的基板电阻器。
技术介绍
先进集成电路(例如CPU、储存装置、ASIC(特殊应用集成电路)等等)的制造需要依据特定电路布局而在给定芯片面积中形成大量电路元件。场效晶体管(NMOS及PMOS晶体管)代表实质决定此种集成电路的效能的一种重要类型的电路元件。在使用MOS技术制造复杂的集成电路的期间，数百万的晶体管(例如NMOS晶体管及/或PMOS晶体管)形成在包含结晶半导体层的基板上。场效晶体管(无论是NMOS或PMOS装置)一般包含源极区域、漏极区域、位于该源极区域与漏极区域之间的通道区域、以及位于该通道区域上方的柵极结构的平面装置。该柵极结构一般由非常薄的柵极绝缘层及一或多个作用为导电柵极电极的导电层所构成。在场效晶体管中，该通道区域的导电性，即导电通道的驱动电流能力，通过施加适当电压给柵极电极而受到控制。在现代集成电路中，非常大量的单独电路元件(如以CMOS、NMOS、PMOS元件及其类似的形式所形成的场效晶体管)形成在单一芯片面积上。除了大量晶体管元件之外，多个被动电路元件(如电容器、电阻器及其类似者)一般形成在用于多个目的(例如解耦合)的集成电路中。为了改进制程整合，使用相似结构来形成不同类型的装置是有用的。举例而言，若用于形成晶体管的结构亦能用以制造电阻器，则可增加制程效率。多晶硅线可用于制造晶体管的柵极电极。电阻器亦可使用多晶硅线制造。多晶硅电阻器的电阻本质上是通过其长度及截面面积来决定。难以设置具有以并联电阻器的阵列方式改变电阻的电阻器。另外，由于欧姆加热(ohmicheating)，所以由多晶硅电阻器所携载的电流量受到限制。若通过电阻器的电流足够高，则可能发生损坏，导致电阻值改变或断路(类似保险丝)。本专利技术涉及可避免或至少减少一或多个以上所指出的问题的影响的各种方法及其装置。
技术实现思路
为了提供本专利技术的某些态样的基本理解，下文提出本专利技术的简化概要。本概要非本专利技术的详尽概观。它并非意图识别本专利技术的关键或决定元件，或者划定本专利技术的范畴。它的专有目标以简化形式提出某些概念作为后续讨论的实施方式的前言。一般而言，本专利技术涉及形成半导体电阻器装置及所导致的装置的各种方法。一说明性电阻器装置，包含但不限于：电阻器本体，设置于基板中且以第一类型掺杂物掺杂；绝缘层，设置于该电阻器本体之上；以及至少一个柵极结构，设置于该绝缘层之上及该电阻器本体之上。一说明性方法，包含但不限于：施加偏压电压于至少一第一柵极结构，该第一柵极结构设置在绝缘层之上，其中，该绝缘层设置于电阻器本体之上，而该电阻器本体设置于基板中，且该第一柵极结构以第一类型掺杂物掺杂以影响该电阻器本体的电阻。另一说明性方法，包括但不限于：植入第一类型掺杂物于基板中以定义电阻器本体。形成耦接至该电阻器本体的第一端部的第一鳍部分。形成耦接至该电阻器本体的第二端部的第二鳍部分。形成该电阻器本体之上的绝缘层。形成该绝缘层之上及该电阻器本体之上的至少一个柵极结构。附图说明通过参照下列描述并配合所附图可了解本专利技术，其中，相同元件符号标示类似组件，且其中：图1A至图1E描绘形成具有至少一个上覆柵极结构的鳍式电阻器的方法；图2A至图2G描绘形成具有至少一个上覆柵极结构的电阻器装置的方法；以及图3A至图3F描绘形成具有至少一个上覆柵极结构的电阻器装置的另一实施例的方法。尽管本文的专利标的允许各种修饰及替代形式，其特定实施例已通过以附图的范例方式而显示且于本文详细描述。应理解的是，然而，特定实施例于本文的描述并非意图将本专利技术限制成所披露的特殊形式，相反地，意图涵括所有落入通过所附权利要求书所定义的本专利技术的精神及范畴内的修饰、等效及替代者。符号说明：100、200、300电阻器装置105、205、305鳍110、210、310基板115隔离结构120顶部鳍部分125、235、335PN接面130、240、240A、240B、340柵极结构135接点140绝缘材料145、230、330电阻器本体150柵极接点215端部220、320绝缘层225、325光阻遮罩245额外柵极结构250柵极介电层345磊晶区域2C线。具体实施方式本专利技术的各种说明性实施例于下文描述。为求清楚，在本说明书中并未描述实际实作的所有特征。当然，应理解的是在任何这些实际实施例的发展中，须要作出大量实作-特定的决定以达到专利技术人的特定目标，例如符合系统相关及商业相关的约束，这都随实作的变化而定。此外，应理解的是这些发展努力可能是复杂且耗时的，但对于受惠于本专利技术的揭露内容的本领域技术人员而言将会是如例行工作一般。现将参照所附图描述本专利技术。各种结构、系统及装置例示性地描绘于附图中仅供说明，由此不以本领域技术人员所熟知的细节混淆本专利技术。尽管如此，含括的所附图描述且解释本专利技术的说明性范例。本文使用的单字及片语应理解及翻译为对于本领域技术人员而言具有对那些单字及片语为一致理解的意义。在此所一致使用的术语或片语无意暗示该术语或片语具有特殊定义，即不同于本领域技术人员而言所理解为普通和惯用的意义。当术语或片语想要具有特殊意义时，即意义异于本领域技术人员所理解者，这样的特殊定义将会明确地以对该术语或片语而言为直接且清楚明白地提供特殊定义的定义方式在说明书中阐述。本专利技术一般涉及形成具有上覆于电阻器本体的柵极结构的电阻器结构的各种方法，用以调变电阻器的电阻且对该电阻器本体提供局部散热。本领域技术人员在完全阅读本专利技术说明书后将会理解到，本专利技术的方法可应用于包含但不限于逻辑装置、记忆体装置等的各种装置。本文揭露的方法及装置的各种说明实施例现在将参照所附附图而更详细描述。图1A至图1E说明本文披露的用于形成电阻器装置100的各种新颖方法。图1A显示基板110中所定义的多个鳍105。鳍105的数目及鳍105之间的间隙可随所形成的装置(多个)的特别特性而变化。基板110可具有各种配置，例如所描绘的块体硅配置。基板110亦可具有包含块体硅层、埋入绝缘层及主动层的绝缘体上覆硅(SOI)的配置，其中，半导体装置形成在该主动层之中或之上。基板110可由硅、硅锗形成或其可能由有别于硅的其它材料(例如锗)所制成。因此，术语“基板”或“半导体基板”应理解为含括所有半导体材料及这些材料的所有形式。基板110可具有不同层。举例而言，鳍本文档来自技高网...

【技术保护点】
一种电阻器，包括：电阻器本体，设置于基板中且以第一类型掺杂物掺杂；绝缘层，设置于该电阻器本体之上；以及至少一个柵极结构，设置于该绝缘层之上及该电阻器本体之上。

【技术特征摘要】
2014.12.29 US 14/584,0681.一种电阻器，包括：
电阻器本体，设置于基板中且以第一类型掺杂物掺杂；
绝缘层，设置于该电阻器本体之上；以及
至少一个柵极结构，设置于该绝缘层之上及该电阻器本体之上。
2.根据权利要求1所述的电阻器，进一步包括多个柵极结构，设置于该绝缘层及该电阻
器本体之上，且该多个柵极结构包含该至少一个柵极结构。
3.根据权利要求2所述的电阻器，其中，该多个柵极结构不对称间隔。
4.根据权利要求1所述的电阻器，进一步包括：
第一接点，耦接至该至少一个柵极结构的第一端部；以及
第二接点，耦接至该至少一个柵极结构的第二端部。
5.根据权利要求1所述的电阻器，其中，该基板以不同于该第一类型掺杂物的第二类型
掺杂物掺杂，且PN接面定义于该电阻器本体与该基板之间。
6.根据权利要求1所述的电阻器，进一步包括：
鳍的第一部分，耦接至该电阻器本体的第一端部；以及
鳍的第二部分，耦接至该电阻器本体的第二端部，其中，该至少一个柵极结构垂直于穿
过该鳍的该第一部分及该第二部分的轴而设置。
7.根据权利要求1所述的电阻器，进一步包括：
第一鳍，耦接至该电阻器本体的第一端部；以及
第二鳍，耦接至该电阻器本体的第二端部，其中，该至少一个柵极结构平行于该第一鳍
及该第二鳍而设置。
8.根据权利要求1所述的电阻器，其中，该绝缘层包含具有第一厚度的第一部分及具有
小于该第一厚度的第二厚度的第二部分，且该至少一个柵极结构设置在该第二部分之上。
9.一种方法，包括：
施加偏压电压于至少一第一柵极结构，该第一柵极结构设置在绝缘层之上，其中，该绝
缘层设置于电阻器本体之上，而该电阻器本体设置于基板中，且该第一柵极结构以第一类
型掺杂物掺杂以影响该电阻器本体的电阻。
10.根据权利要求9所述的方法，进一步包括：
施加编程电压于第二柵极结构，该第二柵极结构设置在设置于该电阻器本体之上的该
绝缘层之上，且该编程电压足以击穿该第二柵极结构。
11.根据权利要求9所述的方法，其中，该基板以不同于该第...

【专利技术属性】
技术研发人员：J·辛格，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY