高深宽比结构的光刻胶填充方法技术

本发明专利技术提供了一种高深宽比结构的光刻胶填充方法，通过组合抗反射光刻胶、填充光刻胶以及具有光刻解析能力的光刻胶来平坦化光刻胶层出现的高阶差的问题，同时利用抗反射光刻胶的表面较好的物理特性和粘附特性，将填充光刻胶表面形成的大小不等的雾状液滴消除，不但扩大了刻蚀的工艺窗口，而且有效地改善了通孔的形貌，同时简化了工艺步骤，有效地降低了工艺成本，将通孔失效模式降低并控制到了一定的程度，有着非常好的工艺成本优势。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体涉及一种。
技术介绍
集成电路的线宽越来越小，目前已经到达22nm量产的阶段，半导体器件的体积也越来越小，使得金属之间的寄生电容也越来越大，对于微处理器，芯片速度的限制主要在镀层中的电阻和寄生电容产生。其结果电阻-电容时间的延迟，讯号间相互干扰及其能量的损耗等问题日益突出，为了解决电阻-电容时间延迟的问题，使用符合集成电路工艺的低介质材料，使金属内连线之间的介电层的介电常数比硅更低，从而降低寄生电容；在电阻方面，由于需要更细更薄更深的连接，再加上铜传输信号的速度比铝快，而且更稳定，使得铜互连工艺逐渐取代了铝工艺。传统集成电路的金属连线是以金属层的刻蚀方式来制作金属导线，然后进行介电层的填充，介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但当金属导线的材料转换为电阻更低的铜时，由于铜的干刻较为困难，因此新的大马士革工艺就成铜工艺的不二之选。大马士革工艺首先在介电层上刻蚀金属导线用的图形，然后再填充金属，再对金属进行金属机械抛光，重复上述工序，进而成功进行多层金属叠加。大马士革工艺的特点就是不需要金属层的刻蚀工艺，这对铜工艺的推广和应用极为重要。采用铜-化学机械研磨的大马士革工艺是目前成熟的半导体制造工艺。大马士革工艺分为2种，单大马士革工艺和双大马士革工艺。制作双大马士革工艺的常用方法全通孔优先法，半通孔优先法，金属导线优先法，自对准法等几种。但上述几种方法都有缺点和不足，目前以全通孔优先法应用最为广泛。全通孔优先法没有光刻对准问题，没有通孔失效问题，而且工艺窗口较大，通常全通孔优先双大马士革工艺是涂上一层光刻填充材料，接着涂上一层相匹配厚度的光刻胶，曝光显影；之后是刻蚀形成最终图案。然而，该工艺的问题在于在通孔中填充光刻胶的步骤上，由于通孔具有高深宽比，导致通孔填充失败或者填充不均匀，必然造成后道工序的不良反应甚至失效。此外，不局限于大马士革工艺，在高深宽比结构的光刻胶填充工艺中也存在上述问题，这里，高深宽比结构为业界术语；在而目前的工艺中，光刻工艺中所用的填充材料会由于表面张力作用，液体表面总是趋向于形成大小不等的液滴，由于其厚度可以达到2000A以上，那么后续的光刻胶在液滴表面的厚度会比其余地方较薄2000A左右，从而减小后续的刻蚀工艺的窗口，甚至导致器件失效。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种，通过选择和组合不同的抗反射光刻胶、填充光刻胶和具有一定光刻解析能力的光刻胶，来提高光刻胶的平铺能力和填充能力，从而扩大刻蚀工艺窗口，改善通孔形貌。为了实现上述目的，本专利技术提供了一种，所述高深宽比结构具有底部和侧壁，其包括:步骤01:提供一具有高深宽比结构的半导体器件衬底；步骤02:在所述半导体器件衬底上形成第一抗反射光刻胶，并且对所述第一抗反射光刻胶进行烘烤；所述第一抗反射光刻胶形成于所述高深宽比结构的底部和侧壁以及所述高深宽比结构的顶部的所述半导体器件衬底表面； 步骤03:在所述第一抗反射光刻胶表面形成填充光刻胶，并且对所述填充光刻胶进行烘烤；其中，部分所述填充光刻胶填充于所述高深宽比结构中，所述填充光刻胶的顶部高于所述高深宽比结构的顶部；步骤04:在所述填充光刻胶表面形成第二抗反射光刻胶，并且对第二抗反射光刻胶进行烘烤；然后在所述第二抗反射光刻胶表面形成顶部光刻胶，并且对顶部光刻胶进行烘烤。优选地，所述第一抗反射光刻胶具有保型性、抗反射性和粘附性，并且与所述填充光刻胶层相兼容；所述第一抗反射光刻胶的粘度为5?50，厚度不超过2000埃，所述第一抗反射光刻胶的涂胶剂量为0.5?5ml，涂胶次数为I?3次。优选地，所述步骤03中，所述填充光刻胶的涂覆过程包括不同转速涂覆子过程；在所述填充光刻胶的涂覆过程完成之后，且在烘烤所述填充光刻胶之前，还包括风干过程。优选地，所述不同转速涂覆子过程中的最后的一个涂覆子过程的转速为1000?5000r/min ;所述风干过程的风干时间为5?15min。优选地，所述填充光刻胶的厚度大于5000埃，粘度为I?20 ;所述填充光刻胶的涂胶剂量为1.5?5ml，涂胶次数为I?3次。优选地，所述填充光刻胶与所述第一抗反射光刻胶或与所述第二抗反射光刻胶的刻蚀速率比大于2:1。优选地，所述填充光刻胶与所述第一抗反射光刻胶的刻蚀速率比大于3:1，所述填充光刻胶与所述第二抗反射光刻胶的刻蚀速率比大于3.5:1。优选地，所述第二抗反射光刻胶与所述填充光刻胶相兼容，所述第二抗反射光刻胶的厚度为300?2000埃，粘度为5?30 ;所述第二抗反射光刻胶的涂布剂量为1.5?5ml，涂胶次数为I?3次。优选地，所述顶层光刻胶具有可平坦化性和光刻解析能力，所述顶层光刻胶的厚度由所述第一通孔层表面非第一通孔内的所述第一抗反射光刻胶、所述填充光刻胶和所述第二抗反射光刻胶的厚度总和、以及所述顶层光刻胶与所述填充光刻胶的刻蚀速率比。优选地，所述顶层光刻胶的厚度大于所述第一抗反射光刻胶的厚度、所述填充光刻胶的厚度/3.5和所述第二抗反射光刻胶的厚度三者的总和。优选地，对所述第一抗反射光刻胶、所述填充光刻胶、所述第二抗反射光刻胶和所述顶层光刻胶进行烘烤时的烘烤温度均为50?250°C。优选地，所述高深宽比结构的光刻方法应用于高深宽比结构的制备过程中，所述高深宽比结构的制备过程包括以下步骤:步骤101:提供一表面从下向上依次具有接触孔的接触孔层、填充于所述接触孔中的第一金属、氮化硅层、第二通孔材料层和具有第一通孔的第一通孔层的半导体器件衬底；步骤102:在完成所述步骤101的所述半导体器件衬底上涂覆第一抗反射光刻胶，然后烘烤所述第一抗反射光刻胶，所述第一抗反射光刻胶覆盖在所述第一通孔层表面以及所述第一通孔层的第一通孔底部和侧壁；步骤103:在所述第一抗反射光刻胶上涂覆填充光刻胶，然后烘烤所述填充光刻胶，部分所述填充光刻胶均填充于所述第一通孔内；步骤104:在所述填充光刻胶上涂覆第二抗反射光刻胶，然后烘烤所述第二抗反射光刻胶；步骤105:在所述第二抗反射光刻胶表面涂覆顶层光刻胶，然后烘烤所述顶层光刻胶；步骤106:经光刻工艺，在当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种高深宽比结构的光刻胶填充方法，所述高深宽比结构具有底部和侧壁，其特征在于，包括：步骤01：提供一具有高深宽比结构的半导体器件衬底；步骤02：在所述半导体器件衬底上形成第一抗反射光刻胶，并且对所述第一抗反射光刻胶进行烘烤；所述第一抗反射光刻胶形成于所述高深宽比结构的底部和侧壁以及所述高深宽比结构的顶部的所述半导体器件衬底表面；步骤03：在所述第一抗反射光刻胶表面形成填充光刻胶，并且对所述填充光刻胶进行烘烤；其中，部分所述填充光刻胶填充于所述高深宽比结构中，所述填充光刻胶的顶部高于所述高深宽比结构的顶部；步骤04：在所述填充光刻胶表面形成第二抗反射光刻胶，并且对第二抗反射光刻胶进行烘烤；然后在所述第二抗反射光刻胶表面形成顶部光刻胶，并且对顶部光刻胶进行烘烤。

【技术特征摘要】

【专利技术属性】
技术研发人员：孟鸿林，魏芳，朱骏，吕煜坤，张旭升，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31