【技术实现步骤摘要】
显示器及其栅极驱动电路和栅极驱动单元电路
本申请涉及一种显示器及其栅极驱动电路和栅极驱动单元电路,尤其涉及一种适用于大尺寸高分辨率的电视面板的栅极驱动电路。
技术介绍
薄膜晶体管(TFT)平板显示(FlatPanelDisplay,FPD)技术是当今显示技术的主流,大尺寸、高分辨率显示是TFT-FPD的重要发展方向。TFT集成的栅极驱动电路(GateDriverOnArray,GOA)是大尺寸、高分辨率TFT-FPD发展过程中产生的重要技术。相比于传统方式,即采用外围栅极驱动IC,GOA的TFT-FPD面板的外接引线数量极大地减少,于是引线过密对分辨率的限制被放宽。GOA技术带来的其他优势还包括:减少外围IC的使用数量,使得信号传输更为稳定可靠,同时还可以减少显示模组的成本,使显示面板更轻薄,显示边框更窄、更美观。如今,高帧频高分辨率的大尺寸面板给GOA的电路涉及带来了新的挑战。在GOA电路中,由于其输出的栅极扫描信号在大部分的工作时间内处于低电平,所以一般需要低电平维持电路(low-level-holdingcircuit)来维持中间节点以及信号输出节点上的低电平,以避免时钟馈通效应或者泄漏电流等对GOA的中间节点或者输出节点电位的影响,防止GOA输出逻辑紊乱。但是,TFT的特性容易在长时间的工作之后发生特性退化。于是GOA的低电平维持电路容易由于下拉TFT的阈值电压漂移而失效。尤其对于电视面板而言,GOA的稳定性问题更加突出。迄今为止,为了减少下拉管的特性漂移,实现的方式主要有:1、将下拉管偏置于高频脉冲应力模式下;2、将下拉管偏置于低频脉冲应力模式下 ...
【技术保护点】
一种栅极驱动单元电路,其特征在于,包括:输入模块(11),其耦合在第一脉冲信号端和第一节点(Q)之间,用于响应第一脉冲信号(VI1)的高电平对第一节点(Q)进行充电;驱动模块(12),其控制端用于耦合到第一节点(Q),其输入端用于输入第一时钟信号(VA),其输出端用于耦合到信号输出端(VOUT),所述驱动模块(22)响应第一节点(Q)的高电平信号将第一时钟信号(VA)施加到信号输出端(VOUT);低电平维持模块(13),其包括第一充电单元(131)和阈值电压自补偿单元(132);所述第一充电单元(131)包括第五晶体管(T5)和第六晶体管(T6),第五晶体管(T5)的控制极和第一极耦合到第二脉冲信号端,用于输入第二脉冲信号(VI2),第二极耦合到第二节点(P);第六晶体管(T6)的控制极耦合到第二脉冲信号端,第一极耦合到第二节点(P),第二极耦合到第三节点(O);所述第一充电单元(131)响应第二脉冲信号(VI2)的高电平对第二节点(P)进行充电;所述阈值电压自补偿单元(132)包括第九晶体管(T9)、第十一晶体管(T11)和第十二晶体管(T12),第九晶体管(T9)的第一极耦合到第三 ...
【技术特征摘要】
1.一种栅极驱动单元电路,其特征在于,包括:输入模块(11),其耦合在第一脉冲信号端和第一节点(Q)之间,用于响应第一脉冲信号(VI1)的高电平对第一节点(Q)进行充电;驱动模块(12),其控制端用于耦合到第一节点(Q),其输入端用于输入第一时钟信号(VA),其输出端用于耦合到信号输出端(VOUT),所述驱动模块(12)响应第一节点(Q)的高电平信号将第一时钟信号(VA)施加到信号输出端(VOUT);低电平维持模块(13),其包括第一充电单元(131)和阈值电压自补偿单元(132);所述第一充电单元(131)包括第五晶体管(T5)和第六晶体管(T6),第五晶体管(T5)的控制极和第一极耦合到第二脉冲信号端,用于输入第二脉冲信号(VI2),第二极耦合到第二节点(P);第六晶体管(T6)的控制极耦合到第二脉冲信号端,第一极耦合到第二节点(P),第二极耦合到第三节点(O);所述第一充电单元(131)响应第二脉冲信号(VI2)的高电平对第二节点(P)进行充电;所述阈值电压自补偿单元(132)包括第九晶体管(T9)、第十一晶体管(T11)和第十二晶体管(T12),第九晶体管(T9)的第一极耦合到第三节点(O),第十一晶体管(T11)的第一极耦合到第一节点(Q),第十二晶体管(T12)耦合到信号输出端(VOUT),第九晶体管(T9)、第十一晶体管(T11)和第十二晶体管(T12)的控制极都耦合到第二节点(P),第二极耦合到第一低电平端;所述阈值电压自补偿单元(132)响应第二节点(P)的高电平将第一节点(Q)和信号输出端(VOUT)的电压耦合至第一低电平(VSS);所述第一时钟信号(VA)的周期为T,第一脉冲信号(VI1)和第二脉冲信号(VI2)的周期为一帧时间;第一脉冲信号(VI1)的高电平到来时,第一时钟信号(VA)处于低电平;第二脉冲信号(VI2)的高电平到来时刻滞后于第一脉冲信号(VI1)的高电平到来时刻,且第二脉冲信号(VI2)的高电平到来时,第一时钟信号(VA)处于下一个低电平。2.如权利要求1所述的栅极驱动单元电路,其特征在于,所述低电平维持模块(13)还包括第二充电单元(133),所述第二充电单元(133)包括第七晶体管(T7)、第八晶体管(T8)和第十晶体管(T10);第七晶体管(T7)的控制极和第一极耦合到初始置位信号端,用于输入初始置位信号(STV),第二极耦合到第二节点(P);第八晶体管(T8)的控制极耦合到初始置位信号端,第一极耦合到第二节点(P),第二极耦合到第三节点(O);所述第二充电单元(133)响应初始置位信号(STV)的高电平对第二节点(P)进行充电;第十晶体管(T10)的控制极耦合到第三脉冲信号端,用于输入第三脉冲信号(VI3),第一极耦合到第二节点(P),第二极耦合到第一低电平端,所述第十晶体管(T10)响应第三脉冲信号(VI3)的高电平将第二节点(P)耦合至第一低电平(VSS);所述初始置位信号(STV)的周期为一帧时间,第三脉冲信号(VI3)的高低电平时序与第一脉冲信号(VI1)相同。3.如权利要求2所述的栅极驱动单元电路,其特征在于,所述低电平维持模块(13)还包括下拉单元(134),所述下拉单元(134)包括第三晶体管(T3),第三晶体管(T3)的控制极耦合到初始置位信号端,第一极耦合到第一节点(Q),第二极耦合到第一低电平端,第三晶体管(T3)响应初始置位信号(STV)的高电平,将第一节点(Q)的电压耦合至第一低电平(VSS)。4.如权利要求3所述的栅极驱动单元电路,其特征在于,所述下拉单元(134)还包括第四晶体管(T4),第四晶体管(T4)的控制极耦合到第四脉冲信号端,用于输入第四脉冲信号(VI4),第一极耦合到第一节点(Q),第二极耦合到第一低电平端,第四晶体管(T4)响应第四脉冲信号(VI4)的高电平,将第一节点(Q)的电压耦合至第一低电平(VSS),第四脉冲信号(VI4)的高低电平时序与第二脉冲信号(VI2)相同。5.如权利要求4所述的栅极驱动单元电路,其特征在于,所述低电平维持模块(13)还包括连接在第二节点(P)和第一低电平端之间的第一电容(C1)。6.如权利要求1-5任一项所述的栅极驱动单元电路,其特征在于,所述第二脉冲信号(VI2)和第三脉冲信号(VI3)的低电平电压值为第二低电平(VLL),所述第二低电平(VLL)低于第一低电平(VSS)。7.如权利要求6所述的栅极驱动单元电路,其特征在于,所述栅极驱动单元电路还包括第二低电平输出模块(14),所述第二低电平输出模块(14)包括第十三晶体管(T13)和第十四晶体管(T14),第十三晶体管(T13)的控制极耦合到第二节点(P),第一极耦合到第二低电平输出端(VOUT1),第二极耦合到第二低电平端,用于输入第二低电平(VLL),第十三晶体管(T13)用于响应第二节点(P)的高电平,将第二低电平输出端(VOUT1)的电压耦合到第二低电平(VLL);第十四晶体管(T14)的控制极耦合到第一节点(Q),第一极耦合到第一时钟信号端,第二极耦合到第二低电平输出端(VOUT1),第十四晶体管(T14)响应第一节点(Q)的高电平将第一时钟信号(VA)施加到第二低电平输出端(VOUT1)。8.一种栅极驱动电路,其特征在于,包括N个级联的如权利要求5所述的栅极驱动单元电路,所述N为大于等于4的正整数;还包括第一时钟线(CK1)、第二时钟线(CK2)、第三时钟线(CK3)、第四时钟线(CK4)、第一脉冲信号线(V1)、第二脉冲信号线(V2)、第...
【专利技术属性】
技术研发人员:张盛东,李文杰,廖聪维,胡治晋,李君梅,
申请(专利权)人:北京大学深圳研究生院,
类型:发明
国别省市:广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。