背照式图像传感器制造技术

一种背照式图像传感器，包括：像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。所述背照式图像传感器性能提高。

【技术实现步骤摘要】
背照式图像传感器
本专利技术涉及图像传感器领域，尤其涉及一种背照式图像传感器。
技术介绍
图像传感器按照感光元件与感光原理的不同，可分为CCD图像传感器与CMOS图像传感器。CMOS图像传感器由于其兼容性较好、性价比高被广泛采用于消费电子、医疗图像采集和监控领域。CMOS图像传感器包括：像素阵列(pixelarray)，像素阵列包括若干阵列排布的像素单元(pixelcellorpixelunit)，单个像素单元往往采用3T(3晶体管)或4T(4晶体管)结构。CMOS图像传感器中，有一类为背照式(Backsideilluminated)图像传感器。现有背照式图像传感器的像素阵列中，单个像素单元的光电转换转元件接收外部光线，通过光电转换转化为载流子(电子或空穴，通常为电子)，通过转移晶体管(TX)将电荷转移至浮置扩散区(FD)，复位管用于复位浮置扩散区的电荷；浮置扩散区接源跟随管(SF)的栅极(gateterminal)，源跟随管的漏极(drainterminal)接电压信号，源级输出一个与浮置扩散区电位相关的电信号，通过后续的行选通管，选通该行将相关的电信号输出至位线(BL)上。现有技术中浮置扩散区一般位于衬底内部或衬底表面的外延层的内部，在满足工艺制程的基础上，会导致光电转换转区域与浮置扩散区之间具有较高的寄生电容；此外，当单个像素单元的光电转换转区域在收集的电荷过多时，可能会发生向邻近像素单元的光电转换区域迁移的浮散(blooming)过程，影响相邻像素单元的图像采集及处理。
技术实现思路
本专利技术解决的问题是提供一种背照式图像传感器及其形成方法，以防止背照式图像传感器发生浮散现象，提高图像传感器的性能。为解决上述问题，本专利技术提供一种背照式图像传感器，包括：像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。可选的，所述凸起结构为单晶硅材质或多晶硅材质。可选的，于所述凸起结构的N型掺杂区域加正压。可选的，所述凸起结构高出所述电荷收集区域对应的半导体表面0.1μm～1.0μm。可选的，所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。可选的，所述图像传感器还包括：P型掺杂区域，其位于所述电荷收集区域与所述N型掺杂区域之间。可选的，所述图像传感器还包括：N型沟道区区域，位于所述N型掺杂区域与所述电荷收集区域之间，并连接这两个区域；P型掺杂区域，位于所述N型沟道区区域的周边，用来限定所述N型沟道区区域的耗尽电压。可选的，所述P型掺杂区域包括第一P型掺杂区域和第二P型掺杂区域，所述第一P型掺杂区域位于所述凸起结构下方的半导体衬底内，所述第二P型掺杂区域位于所述N型掺杂区与所述光电二极管感光区之间。可选的，所述N型掺杂区域的掺杂浓度范围为1E16atom/cm3～1E18atom/cm3。可选的，所述凸起结构的宽度范围为0.1μm～0.5μm。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，通过在背照式图像传感器中设置高出于所述电荷收集区域对应的半导体表面的凸起结构，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷，从而防止背照式图像传感器出现浮散现象，提高背照式图像传感器的性能。附图说明图1是本专利技术实施例所提供的背照式图像传感器立体示意图；图2为图1所示背照式图像传感器沿A-A点划线并垂直半导体衬底上表面剖切得到的剖面示意图；图3为图1所示背照式图像传感器沿B-B点划线并垂直半导体衬底上表面剖切得到的剖面示意图；图4是本专利技术另一实施例所提供的另一种背照式图像传感器示意图；图5是本专利技术另一实施例所提供的另一种背照式图像传感器示意图。具体实施方式现有背照式图像传感器存在图像浮散的缺陷。而所述图像浮散的原因是由于入射光的强度较大时，像素的光电二极管产生大量的光生载流子，造成部分光生载流子溢出，在像素单元区域内浮动，成为浮动的光生载流子，对像素的电信号产生干扰，从而产生图像浮散问题，从而导致图像传感器成像模糊。为此，本专利技术提供一种背照式图像传感器，所述背照式图像传感器包括像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。所述背照式图像传感器能够防止背照式图像传感器出现浮散现象，提高背照式图像传感器的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供一种背照式图像传感器，请结合参考图1至图3。其中，图1为背照式图像传感器的立体示意图，图2为图1所示背照式图像传感器沿A-A点划线并垂直半导体衬底100上表面剖切得到的剖面示意图，图3为图1所示背照式图像传感器沿B-B点划线并垂直半导体衬底100上表面剖切得到的剖面示意图。所述背照式图像传感器包括半导体衬底100。半导体衬底100具有光电二极管感光区110(如图2所示)。光电二极管感光区110上方具有栅极(如图1所示)，所述栅极包括第一部分121和第二部分122。本实施例中，半导体衬底100为硅衬底。在本专利技术的其它实施例中，半导体衬底100也可以为锗衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。本实施例中，栅极中第一部分121和第二部分122的材料均为多晶硅，并且第一部分121和第二部分122可以同时一体形成，但是，可以仅对第一部分121进行N型掺杂。整个栅极的平面形状呈不规则多边形(如图1所示)。所述背照式图像传感器还包括像素阵列(未标注)，所述像素阵列包括阵列排布的多个像素(未标注)，所述像素包括光电二极管区域，而所述光电二极管区域包括上述光电二极管感光区110。通常情况下，上述光电二极管感光区110为N型掺杂的电荷收集区域。即所述光电二极管区域包括N型掺杂的电荷收集区域。所述N型掺杂的电荷收集区域亦即光电二极管所包括PN结的N型区，用来收集电荷。同时，光电二极管区域还包括与N型掺杂的电荷收集区域对应的P型区。事实上，P型区可以包围整个N型区，或者说，整个N型区位于P型区内部。因此，在所述N型掺杂的电荷收集区域周围为P型区。进而可知，所述N型掺杂的电荷收集区域到制作光电二极管区域的半导体表面之间存在P型区(所述N型掺杂的电荷收集区域后续简称电荷收集区域)。所述像素还可以包括低浓度N掺杂区130，以及位于光电二极管感光区110和低浓度N掺杂区130之间的转移晶体管。此外，所述像素还可以包括其它晶体管(未示出)。图2中，光电二极管感光区110与低浓度N掺杂区130之间以虚线(未标注)隔开，以示区别。从中可以看到，栅极的第一部分本文档来自技高网...

【技术保护点】
一种背照式图像传感器，其特征在于，包括：像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。

【技术特征摘要】
1.一种背照式图像传感器，其特征在于，包括：像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构具有从顶部至底部浓度呈阶梯递减的N型掺杂，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。2.如权利要求1所述的图像传感器，其特征在于，所述凸起结构为单晶硅材质或多晶硅材质。3.如权利要求1所述的图像传感器，其特征在于，于所述凸起结构的N型掺杂区域加正压。4.如权利要求1所述的图像传感器，其特征在于，所述凸起结构高出所述电荷收集区域对应的半导体表面0.1μm～1.0μm。5.如权利要求1所述的图像传感器，其特征在于，所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。6.如权利要求5所述的图像传感器，其特...

【专利技术属性】
技术研发人员：赵立新，李杰，徐泽，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：上海;31