易于进行构成数据处理装置的设备的电源切断并且提高就绪时的电力削减效果。数据处理装置具有微型控制器(3)、包括非易失性的RAM阵列的存储器IC(1)、以及能够个别地控制针对所述微型控制器和所述存储器IC的电源供给的电源部(2)。所述存储器IC在用于控制针对所述RAM阵列的数据的写入以及读出的控制信号(CE、OE、WE、BE)是高电平的情况下，能够实施针对所述RAM阵列的数据的读出以及写入。另外，所述存储器IC在所述控制信号是低电平的情况下，针对所述RAM阵列的数据的读出以及写入被禁止。所述微型控制器在通过所述电源部而所述存储器IC迁移到就绪状态时，使所述控制信号成为低电平。
【技术实现步骤摘要】
【专利摘要】易于进行构成数据处理装置的设备的电源切断并且提高就绪时的电力削减效果。数据处理装置具有微型控制器(3)、包括非易失性的RAM阵列的存储器IC(1)、以及能够个别地控制针对所述微型控制器和所述存储器IC的电源供给的电源部(2)。所述存储器IC在用于控制针对所述RAM阵列的数据的写入以及读出的控制信号(CE、OE、WE、BE)是高电平的情况下，能够实施针对所述RAM阵列的数据的读出以及写入。另外，所述存储器IC在所述控制信号是低电平的情况下，针对所述RAM阵列的数据的读出以及写入被禁止。所述微型控制器在通过所述电源部而所述存储器IC迁移到就绪状态时，使所述控制信号成为低电平。【专利说明】数据处理装置、微型控制器、以及半导体装置
本专利技术涉及数据处理装置、微型控制器、以及半导体装置，特别涉及适用于要求低功耗的数据处理装置有效的技术。
技术介绍
为了实现期望的功能，通过将微型控制器(微型计算机)、存储器、传感器、电源IC等多个电子部件相互连接，构成便携终端、服务器等数据处理装置。近年来，数据处理装置的省电力化的要求提高。为了实现数据处理装置的省电力化，抑制构成数据处理装置的各个设备(例如半导体集成电路)的功耗不可欠缺。 作为半导体集成电路的省电力化的技术，近年来，被称为电源门控的手法得到了瞩目。电源门控是通过切断向半导体集成电路内的不动作的电路块的电源供给，抑制该电路块的泄露电流，削减半导体集成电路整体的功耗的手法。 近年来，研究了将该电源门控的考虑方法应用于数据处理装置，个别地控制针对在安装基板(板)上安装了的各设备的电源的供给和切断，实现数据处理装置整体的省电力化。例如，在专利文献I中，公开了在具备多个存储器芯片的存储器模块中进行针对各个存储器芯片的电源供给和切断的技术。具体而言，公开了使用用于指示电源供给以及电源切断的电源接通控制信号，使多个存储器芯片的电源供给以及电源切断的定时错开的手法。 但是，在作为数据处理装置中的微型计算机的外部存储器使用了 SRAM、DRAM的情况下，由于这些外部存储器是易失性，所以有时无法进行电源切断。因此，近年来，为了进一步实现省电力化，研究了将即使进行电源切断也不会丢失数据的MRAM、FRAM(注册商标、以下相同)等非易失性RAM (NVRAM:Non Volatile RAM)用作外部存储器。通过代替SRAM、DRAM而使用NVRAM，能够容易地进行外部存储器的电源切断，能够期待系统的进一步的省电力化。 【专利文献I】日本特开2007-164822号公报
技术实现思路
在当前市场上出售的NVRAM产品的大部分考虑从SRAM、DRAM产品的置换，具备与SRAM兼容的接口规格。即，在大部分的NVRAM中，如以往的SRAM、DRAM那样，控制针对存储器元件的数据的写入或者读出的写使能(RE)信号、输出使能(OE)信号等控制信号成为低电平有效。因此，在切断电源而使NVRAM成为就绪状态时，为了防止发生非法的存储器存取，期望对NVRAM的写使能端子、输出使能端子等施加高电平的信号。但是，在通过使例如设置于NVRAM的电源侧的电源开关(调节器电路的输出晶体管等)成为OFF而切断了 NVRAM的电源的情况下，如果对NVRAM的控制端子施加了高电平的控制信号，则经由与该控制端子连接的ESD保护二极管对NVRAM的内部的电源线路供给电荷。其结果，存在即使进行电源切断而使NVRAM成为就绪状态，在数据处理装置中也得不到充分的电力削减效果这样的问题。 为了消除该问题，还考虑在低电平有效的NVRAM中，仅在电源切断时使控制信号成为低电平的手法。但是，单纯地，仅通过在电源切断时使控制信号成为低电平，有发生非法的存储器存取，存储器元件的数据被破坏的担心。因此，还考虑如上述专利文献I的存储器芯片那样，使用电源接通控制信号，对存储器IC侧通知电源切断的定时，以不发生针对存储器元件的存取的方式，实施了某种处理之后，使写使能信号等各种控制信号成为低电平的手法。但是，在该手法中，在存储器IC侧另外需要用于输入电源接通控制信号的外部端子，用于根据电源接通控制信号控制存储器存取的处理也变得复杂。 以下，说明用于解决这样的课题的手段等，但其他课题和新的特征根据本说明书的记述以及附图将更加明确。 如果简单说明在本申请中公开的实施方式中的代表性的部分的概要，则如下所述。 即，本数据处理装置具有微型控制器、和包括能够实现数据的写入或者读出的非易失性的RAM阵列且能够通过所述微型控制器存取的存储器1C。所述数据处理装置还具有能够个别地控制针对所述微型控制器和所述存储器IC的电源供给的电源部。所述存储器IC在用于控制针对所述非易失性的RAM阵列的数据的写入以及读出的控制信号是高电平的情况下，能够实施针对所述非易失性的RAM阵列的数据的读出以及写入。另外，所述存储器IC在所述控制信号是低电平的情况下，针对所述非易失性的RAM阵列的数据的读出以及写入被禁止。所述微型控制器在通过所述电源部切断所述存储器IC的电源时，使所述控制信号成为低电平。 如果简单说明通过在本申请中公开的实施方式中的代表性的部分得到的效果，则如下所述。 S卩，根据本数据处理装置，能够容易地进行构成数据处理装置的设备的电源切断，并且提高就绪时的电力削减效果。 【专利附图】【附图说明】 图1是例示实施方式I的数据处理装置的结构的图。 图2是例示MCU3的存储器接口电路32以及外部存储器I的内部结构的图。 图3是外部存储器I的数据读出时的时序图。 图4是外部存储器I的数据写入时的时序图。 图5是基于电源部2和MCU3的串行通信的时序图。 图6是MCU3和无线IC5的串行通信的时序图。 图7是例示实施方式2的MCU6的内部结构的图。 图8是例示存储器接口电路62的具体的内部结构的图。 【符号说明】 100:数据处理装置；VPW_EX:外部电源电压；1:外部存储器；2:电源部；20_1?20_2:调节器电路；21:电源控制部；22:通信控制部；VIN_1?VIN_n:电源电压；V0N1?VONn:电源控制信号；3 =MCU ；30:运算处理部；31:A/D变换部；32:存储器接口电路；33、34,51:通信控制部；4:传感器部；5:无线IC ;INT1、INT2:中断信号；11:内部调节器电路；10:存储器接口电路；12:存储器控制电路；13:RAM阵列；120:控制电路；121:地址解码器；122:写放大器；123:读放大器；BR1?BR7:缓冲器电路；EDP1?EDP6、EDNl?EDN6:ESD保护二极管；P1?P6:外部存储器I的外部端子；VDD:电源端子以及电源线路；GND:接地端子；CE、CEB:芯片使能信号；OE、OEB:输出使能信号；WE、WEB:写使能信号；BE、BEB:字节使能信号；ADR、adr:地址信号；DQ、dq:数据信号；Β0Ν:缓冲器使能信号；PM1?PM6:MCU3的外部端子；320:控制电路；BM1?BM9:缓冲器电路；6 =MCU ；62:存储器接口电路；BMXl?BMX5:缓冲器电路；SETRG:寄存器设定值；620:逻辑电路；621本文档来自技高网...
【技术保护点】
一种数据处理装置，其特征在于包括：微型控制器；存储器IC，包括能够实现数据的写入或者读出的非易失性的RAM阵列，能够通过所述微型控制器存取；以及电源部，能够个别地控制针对所述微型控制器和所述存储器IC的电源供给，所述存储器IC在用于控制针对所述非易失性的RAM阵列的数据的写入以及读出的控制信号是高电平的情况下，能够实施针对所述非易失性的RAM阵列的数据的读出以及写入，在所述控制信号是低电平的情况下，针对所述非易失性的RAM阵列的数据的读出以及写入被禁止，所述微型控制器在通过所述电源部而所述存储器IC迁移到就绪状态时，使所述控制信号成为低电平。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：原口大，林勇，河合浩行，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。