沟渠式功率元件及其制造方法技术

技术编号:10809212 阅读:34 留言:0更新日期:2014-12-24 15:04
一种沟渠式功率元件及其制造方法,该沟渠式功率元件包括半导体层、沟渠式栅极结构、沟渠式源极结构、及接触塞。半导体层包含磊晶层、基体掺杂区、源极/漏极区、及接触掺杂区;其中,基体掺杂区抵接于磊晶层,源极/漏极区抵接于基体掺杂区,接触掺杂区抵接于基体掺杂区且位于源极/漏极区正投影于基体掺杂区的部位外侧。沟渠式栅极结构埋置于源极/漏极区与基体掺杂区并延伸埋设于磊晶层。沟渠式源极结构埋置于基体掺杂区并延伸埋设于磊晶层且抵接于接触掺杂区。接触塞抵接于源极/漏极区及接触掺杂区。藉此,源极/漏极区相对于接触塞的电位等同于基体掺杂区与沟渠式源极结构各相对于接触塞的电位。

【技术实现步骤摘要】
【专利摘要】一种,该沟渠式功率元件包括半导体层、沟渠式栅极结构、沟渠式源极结构、及接触塞。半导体层包含磊晶层、基体掺杂区、源极/漏极区、及接触掺杂区;其中,基体掺杂区抵接于磊晶层,源极/漏极区抵接于基体掺杂区,接触掺杂区抵接于基体掺杂区且位于源极/漏极区正投影于基体掺杂区的部位外侧。沟渠式栅极结构埋置于源极/漏极区与基体掺杂区并延伸埋设于磊晶层。沟渠式源极结构埋置于基体掺杂区并延伸埋设于磊晶层且抵接于接触掺杂区。接触塞抵接于源极/漏极区及接触掺杂区。藉此,源极/漏极区相对于接触塞的电位等同于基体掺杂区与沟渠式源极结构各相对于接触塞的电位。【专利说明】
本专利技术涉及一种半导体元件,且特别涉及一种。
技术介绍
功率元件主要用于电源管理的部分,其种类包含有金属氧化物半导体场效晶体管(metal-oxi de-semi conductor field effect transistor, MOSFET)、双载子接面晶体管(bipolar junct1n transistor, BJT)、及绝缘栅双极晶体管(insulated gate bipolartransistor, IGBT)。其中,由于金属氧化物半导体场效晶体管节省电能且提供较快的元件切换速度,因而被广泛地应用。 本领域在先前所提出的金属氧化物半导体场效晶体管中,较受关注的有槽底部厚栅氧结构(thick bottom oxide)与分离沟渠式栅极结构(split gate),但其均有需改进的问题存在。举例来说,槽底部厚栅氧结构的输入电容与反馈电容的比值(Ciss/Crss)大约为13,其尚有提升的空间。而分离沟渠式栅极结构则因半导体层中用以分离栅极与源极的氧化层不易控制,进而产生制造不易的问题。 于是,本专利技术人有感上述缺点的可改善,乃特潜心研究并配合学理的运用,终于提出一种设计合理且有效改善上述缺点的本专利技术。
技术实现思路
本专利技术实施例在于提供一种,其在具有较佳效能的同时,更能利于生产者进行制造。 本专利技术实施例提供一种沟渠式功率元件,包括:一基材,其界定有一晶胞区、一终端区、及一通道终止区,且该终端区位于该晶胞区与该通道终止区之间,该基材包括一基底及形成于该基底上的一半导体层,其中,该半导体层包含:一磊晶层,位于该基底上,且该磊晶层的导电型态与该基底的导电型态相同;一基体掺杂区,其抵接于该磊晶层,且该基体掺杂区位于该晶胞区内的半导体层并远离该基底,该基体掺杂区的导电型态相异于该磊晶层的导电型态;一源极/漏极区,其抵接于该基体掺杂区,并且该源极/漏极区位于该晶胞区内的半导体层并远离该基底;及一接触掺杂区,其抵接于该基体掺杂区且部分位于该基体掺杂区外,该接触掺杂区大致位于该源极/漏极区正投影于该基体掺杂区的部位外侧;一沟渠式栅极结构,其埋置于该晶胞区内的半导体层,且该沟渠式栅极结构穿过该源极/漏极区与该基体掺杂区并延伸埋设于该磊晶层;一沟渠式源极结构,其埋置于该晶胞区内的半导体层且与该沟渠式栅极结构呈彼此间隔设置,该沟渠式源极结构穿过该基体掺杂区并延伸埋设于该磊晶层,且该沟渠式源极结构的远离该基底的部位抵接于该接触掺杂区,而该沟渠式源极结构的埋设于该磊晶层的深度大于该沟渠式栅极结构的埋设于该磊晶层的深度;以及一接触塞,其至少部分容置于该源极/漏极区与该接触掺杂区所包围的空间,且该接触塞抵接于该源极/漏极区以及该接触掺杂区;其中,该源极/漏极区相对于该接触塞的电位等同于该基体掺杂区与该沟渠式源极结构分别通过该接触掺杂区而相对于该接触塞的电位。 本专利技术实施例还提供一种沟渠式功率元件的制造方法,其步骤包括:提供一基材,其包括一基底及形成于该基底上的一半导体层,且该半导体层的导电型态与该基底的导电型态相同;形成一浅沟渠于该半导体层;形成一第一绝缘层于该基材表面及该浅沟渠的内壁,且该第一绝缘层的抵接于该浅沟渠内壁的部位定义为一栅极介电层,并沉积形成一栅极导电层于该栅极介电层内;蚀刻形成一深沟渠于该半导体层;形成一第二绝缘层于该第一绝缘层表面与该深沟渠的内壁,且该第二绝缘层的抵接于该深沟渠内壁的部位定义为一源极介电层,并沉积形成一源极导电层于该源极介电层内且使其埋置于该第二绝缘层中;于该半导体层实施一离子布植工艺,以沿该半导体层表面朝向内扩散形成一基体掺杂区,且该基体掺杂区的导电型态相异于该基底的导电型态,并且该基体掺杂区抵接于部分该栅极介电层与部分该源极介电层;于该基体掺杂区表面实施一离子布植工艺,以沿该基体掺杂区的表面朝向内扩散形成一源极/漏极区,且该源极/漏极区抵接于部分该栅极介电层;蚀刻形成一接触槽于该半导体层,使对应于该接触槽的该基体掺杂区、该源极/漏极区、该源极导电层、及该源极介电层分别通过该接触槽而显露于外;于该接触槽底壁实施一离子布植工艺,以形成一接触掺杂区,且该接触掺杂区抵接于该基体掺杂区、该源极导电层、及该源极介电层;以及沉积形成一接触塞于该接触槽内,以使该接触塞抵接于该接触掺杂区与该源极/漏极区。 综上所述,本专利技术实施例所提供的,能通过沟渠式栅极结构与沟渠式源极结构并列且沟渠式源极结构的深度大于沟渠式栅极结构的深度,以及源极/漏极区相对于接触塞的电位等同于基体掺杂区与沟渠式源极结构分别通过接触掺杂区而相对于接触塞的电位,进而具有较佳的使用效能,并利于生产者进行制造。 为使能更进一步了解本专利技术的特征及
技术实现思路
,请参阅以下有关本专利技术的详细说明与附图,但是此等说明与所附图式仅用来说明本专利技术,而非对本专利技术的权利范围作任何的限制。 【专利附图】【附图说明】 图1为本专利技术沟渠式功率元件的制造方法第一实施例的步骤SlOO剖视示意图。 图2为本专利技术沟渠式功率元件的制造方法第一实施例的步骤SllO剖视示意图。 图3为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S120剖视示意图。 图4为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S130剖视示意图。 图5为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S140剖视示意图。 图6为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S150剖视示意图。 图7为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S160剖视示意图。 图8为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S170剖视示意图。 图9为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S180剖视示意图。 图10为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S190剖视示意图。 图11为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S180’剖视示意图。 图12为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S170’’剖视示意图。 图13为本专利技术沟渠式功率元件的制造方法第一实施例的步骤S180’’剖视示意图。 图14A为本专利技术渠式功率元件的崩溃电压对应于沟渠式源极结构深度的仿真示意图。 图14B为本专利技术渠式功率元件的输入电容与反馈电容的比值对应于崩溃电压的仿真示意图。 图15为本专利技术沟渠式功率元件的制造方法第二实施例的步骤S230剖视示意图。 图16为本专利技术沟渠式功率元件第二实施例的剖视示意图。 图17为本专利技术沟渠式功率元件的制造方法第三实施例的步骤S3本文档来自技高网
...

【技术保护点】
一种沟渠式功率元件,其特征在于,所述沟渠式功率元件包括:一基材,所述基材界定有一晶胞区、一终端区、及一通道终止区,且所述终端区位于所述晶胞区与所述通道终止区之间,所述基材包括一基底及形成在所述基底上的一半导体层,其中,所述半导体层包含:一磊晶层,位于所述基底上,且所述磊晶层的导电型态与所述基底的导电型态相同;一基体掺杂区,所述基体掺杂区抵接于所述磊晶层,且所述基体掺杂区位于所述晶胞区内的所述半导体层并远离所述基底,所述基体掺杂区的导电型态不同于所述磊晶层的导电型态;一源极/漏极区,所述源极/漏极区抵接于所述基体掺杂区,并且所述源极/漏极区位于所述晶胞区内的所述半导体层并远离所述基底;及一接触掺杂区,所述接触掺杂区抵接于所述基体掺杂区且部分地位于所述基体掺杂区外,所述接触掺杂区位于所述源极/漏极区正投影于所述基体掺杂区的部位外侧;一沟渠式栅极结构,所述沟渠式栅极结构埋置于所述晶胞区内的所述半导体层,且所述沟渠式栅极结构穿过所述源极/漏极区与所述基体掺杂区并延伸埋设于所述磊晶层;一沟渠式源极结构,所述沟渠式源极结构埋置于所述晶胞区内的所述半导体层且与所述沟渠式栅极结构呈彼此间隔设置,所述沟渠式源极结构穿过所述基体掺杂区并延伸埋设于所述磊晶层,且所述沟渠式源极结构的远离所述基底的部位抵接于所述接触掺杂区,而所述沟渠式源极结构埋设于所述磊晶层的深度大于所述沟渠式栅极结构埋设于所述磊晶层的深度;以及一接触塞,所述接触塞至少部分地容置于所述源极/漏极区与所述接触掺杂区所包围的空间,且所述接触塞抵接于所述源极/漏极区以及所述接触掺杂区;其中,所述源极/漏极区相对于所述接触塞的电位等同于所述基体掺杂区与所述沟渠式源极结构分别通过所述接触掺杂区而相对于所述接触塞的电位。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员:李柏贤
申请(专利权)人:大中积体电路股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1