半导体器件制造方法技术

本发明专利技术提供一种防止镀覆层在半导体衬底的另一个主面侧异常析出的同时、能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层的半导体器件制造方法。首先，在n-型半导体衬底的正面和背面分别形成发射极电极和集电极电极。接着，将第一膜粘贴于n-型半导体衬底的背面。接着，在n-型半导体衬底的槽部中埋入树脂构件。接着，从n-型半导体衬底的正面跨至其背面地将第二膜粘贴于n-型半导体衬底的外周部。将第一膜及第二膜粘贴成以将残留在第一膜及第二膜与n-型半导体衬底之间的空气挤出。然后，在将第一膜及第二膜粘贴于n-型半导体衬底的状态下进行无电解镀覆处理，从而在n-型半导体衬底的正面侧依次形成镍镀覆层和金镀覆层。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种防止镀覆层在半导体衬底的另一个主面侧异常析出的同时、能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层的。首先，在n-型半导体衬底的正面和背面分别形成发射极电极和集电极电极。接着，将第一膜粘贴于n-型半导体衬底的背面。接着，在n-型半导体衬底的槽部中埋入树脂构件。接着，从n-型半导体衬底的正面跨至其背面地将第二膜粘贴于n-型半导体衬底的外周部。将第一膜及第二膜粘贴成以将残留在第一膜及第二膜与n-型半导体衬底之间的空气挤出。然后，在将第一膜及第二膜粘贴于n-型半导体衬底的状态下进行无电解镀覆处理，从而在n-型半导体衬底的正面侧依次形成镍镀覆层和金镀覆层。【专利说明】 专利技术背景 1.
本专利技术涉及。 2.
技术介绍
一般而言，作为用于功率转换装置等的功率半导体元件，有诸如功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)等进行开关动作的元件、与这些元件组合使用的续流二极管(FWD)等。例如，IGBT是具有MOSFET的高速开关特性和电压驱动特性、以及双极晶体管的低导通电压特性的功率半导体元件。下面，对IGBT的结构进行说明。IGBT的结构包括穿通(PT)型、非穿通(NPT)型以及场阻断(FS)型等。PT型IGBT使用使η型缓冲层和η_型活性层在ρ+型半导体衬底的表面上外延地成长的外延衬底来制作(制造)。例如，在600V击穿电压级别的元件的情况下，活性层厚度为在100 μ m左右是足够的，包含P+型半导体衬底的外延衬底的总厚度为200至300 μ m左右。而且，PT型IGBT使用外延衬底来制作，成本较高。与此同时，关于NPT型IGBT和FS型IGBT，已知有使用利用浮区(FZ)法从半导体锭切出而形成的半导体衬底(下面称为FZ衬底)的方法。无论是使用外延衬底的半导体衬底还是FZ衬底，这些IGBT都会在衬底背面侧形成低掺杂量的浅P+型集电极层。例如，对于NPT型IGBT和FS型IGBT的结构进行说明。图12是表示现有的NPT型IGBT的结构的剖视图。如图12所示，由FZ衬底构成的n_型半导体衬底来形成n_型漂移层101，在n_型漂移层101的一个主面(下面称为正面)侧选择性地设置有P+型基区102和n+型发射区103。n_型漂移层101具有作为活性层的功能。在衬底的正面上，隔着栅极氧化膜104设置有栅极电极105。发射极电极106与n+型发射区103和P+型基区102接触，并且通过层间介电膜107与栅极电极105绝缘。在n_型半导体衬底的另一个主面(下面称为背面)上设置有P+型集电极层108和集电极电极109。图13是表示现有的FS型IGBT的结构的剖视图。如图13所示，FZ衬底的正面侧的元件结构与图12所示的NPT型IGBT的元件结构相同。FS型IGBT与NPT型IGBT的不同点在于，在FZ衬底的背面侧，在n_型漂移层101与P+型集电极层108之间设置有η型缓冲层110。以此方式，在NPT型IGBT和FS型IGBT中使用FZ衬底，从而衬底的总厚度比PT型IGBT要小很多。具体而言，在FS型IGBT的情况下，衬底的总厚度为50μπι至200μπι。更具体而言，例如在600V击穿电压级别的功率半导体元件的情况下，衬底的总厚度为80 μ m左右。通过使用FZ衬底，从而能够调整衬底的总厚度来控制空穴注入率，因此，能够实现高速开关而无需进行寿命控制。而且，FZ衬底比外延衬底便宜，成本变低。在安装这种功率半导体元件(芯片)时，功率半导体元件的各个电极与绝缘衬底上的电路图案、板状导体(下面称为外部端子)等连接。例如，存在如下公知方法:通过焊料接合将衬底的背面侧的集电极电极(背面电极)与外部端子连接，同时通过使用了氧化铝引线的引线接合将衬底的正面侧的发射极电极(正面电极)与外部端子连接。而且，提出了通过焊料接合将正面电极与外部端子连接的方法，以用于增加模块封装件的安装密度，提闻电流密度，减小引线电容以提闻开关速度，提闻半导体兀件冷却效率等。通过利用焊料接合而非引线接合将功率半导体元件的正面电极与外部端子相连接，从而能够消除引线接合时引线布线所需的空间，能够大幅减小模块封装件的电容。而且，能够大幅减小功率半导体元件与外部端子之间的接合部的布线电容。而且，通过对功率半导体元件的正面电极与外部端子进行焊料接合，消除了因引线接合而产生的引线电阻所引起的电流限制，因此，能够提高电流密度。而且，由于各个正面电极及背面电极与外部端子(例如，铜板)连接，能够利用冷却水等直接对功率半导体元件进行冷却，从而能够大幅改善功率半导体元件的冷却效率。为了对功率半导体元件的正面电极与外部端子进行焊料接合，需要在正面电极的表面设置焊料润湿性好的金属层(例如，镍)。提出了在正面电极的表面利用镀覆处理来形成焊料润湿性好的金属层，以作为对功率半导体元件的正面电极与外部端子进行焊料接合的方法(例如，参照JP-A-2005-19798)。例如，已知有无电解镀覆法，以作为利用镀覆处理形成金属层的方法。然而，在切割线(半导体衬底切割预留)从半导体衬底的正面露出时，利用无电解镀覆处理也会在切割线表面上形成镀覆层，正面电极电位和衬底电位经由镀覆层而变得相同。而且，会担心在不形成元件结构的半导体衬底(晶片)的外周部也形成镀覆层，并且镀覆层一直形成到半导体衬底的背面。在镀覆层形成到半导体衬底的外周部或背面时，存在形成于半导体衬底的正面侧的镀覆层中产生偏差的问题。提出了利用介电膜或树脂来覆盖衬底的正面侧的切割线或衬底侧表面的方法，以作为抑制这种镀覆层偏差的方法(例如，参照JP-A-2006-156772和日本专利第3831846号)。然而，即使在利用介电膜或树脂来覆盖切割线时，也会导致作为利用无电解镀覆处理来形成镍层(下面称为无电解镍镀覆处理)时的前处理而进行的双锌酸盐处理过程中、因锌置换处理后的清洗不充分而残留的锌残渣、镀覆液中的悬浮固体等变成核，担心在未对镀覆液活性化的半导体衬底背面侧形成镀覆层。可能会以这种方式在原本不期望的部分(例如，半导体衬底的背面电极)异常析出的镀覆层(例如，镍层)会因镀覆液中的半导体衬底的振动而剥离，从而掉入镀覆液中。然而，所掉入的镀覆层(镍层)变成核，在镀覆槽内，构成镀覆层的金属(镍)开始连续地析出，因此镀覆液中构成镀覆层的金属的浓度(镍浓度)下降。无电解镀覆处理中，根据事先测定的析出速度来决定镀覆处理时间。因此，在镀覆液的组分变化时，会以与事先测定的析出速度不同的析出速度来进行无电解镀覆处理，并且在预先决定的镀覆处理时间中无法得到期望厚度的镀覆层。因此，会产生必须清洗镀覆槽并更换镀覆液的问题。为了消除这种问题，提出了利用专用夹具来固定半导体衬底并进行镀覆处理的方法，以作为仅在半导体衬底的正面侧形成镀覆层的方法，上述专用夹具具有使得镀覆液不会到达衬底的背面侧的结构。而且，作为其他方法，还提出了如下方法:通过在半导体衬底的背面或侧面等不形成镀覆层的部分涂覆抗蚀剂来形成保护膜，之后进行无电解镀覆处理。而且，作为在局部覆盖半导体衬底的表面的状态下进行预定处理的方法，提出了如下方法:在半导体衬底的与被处理面相反一侧的表面涂覆粘接剂液体，在预先使该粘接剂液体干燥以降低本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，在半导体衬底的一个主面侧利用镀覆处理形成镀覆层，其特征在于，所述方法包括：电极形成步骤，在该电极形成步骤中，在所述半导体衬底的一个主面侧形成第一电极，并在所述半导体衬底的另一个主面侧形成第二电极；第一膜粘贴步骤，在该第一膜粘贴步骤中，在所述电极形成步骤之后，将第一膜粘贴于所述半导体衬底的另一个主面，以防止在进行所述镀覆处理时所述镀覆层析出到所述第二电极；第二膜粘贴步骤，在该第二膜粘贴步骤中，在所述第一膜粘贴步骤之后，将第二膜粘贴于所述半导体衬底的外周部，以防止在进行所述镀覆处理时所述镀覆层析出到所述半导体衬底的外周部；以及镀覆步骤，在该镀覆步骤中，在所述第二膜粘贴步骤之后，利用所述镀覆处理在所述半导体衬底的一个主面侧形成与所述第一电极接触的所述镀覆层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：坂口庄司，I·索非亚，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP