本发明涉及晶闸管随机存取内存，其中，提出数种用以形成装置的装置及方法。该装置包括：有具第一极性类型之井区的衬底，以及基于晶闸管之记忆单元。该基于晶闸管之记忆单元包括：邻近该井区具第二极性类型之至少一第一区；设置于该衬底上用作为第二字线的...

本发明提出一种用于非易失性存储单元的简单且无成本的多次可编程结构。该存储单元包括备有隔离井的基板、设置于该基板中的HV井区域以及第一与第二井。该存储单元进一步包括彼此相邻且设置于该第二井之上的具有选择栅极的第一晶体管以及具有浮动栅极的第...

本发明公开一种包含铜柱结构的集成电路及其制造方法。于一示例实施例中，集成电路包括最后金属层以及设置于该最后金属层上方的钝化层，该最后金属层及钝化层二者设置于形成于半导体衬底上的集成电路主动组件上方。该集成电路进一步包括铜柱结构，其部分设...

本发明涉及互补式金属氧化物半导体相容晶圆键合层与工艺，揭露一种晶圆键合层及使用晶圆键合层键合晶圆的晶圆键合工艺。该晶圆键合工艺包含设置第一晶圆，设置第二晶圆，及设置晶圆键合层。该晶圆键合层是分开设置在第一和第二晶圆的接触表面层，而成为C...

本发明涉及包含整合于波导上的光侦测器的半导体设备及其制造方法，也就是提供一种半导体设备及用于制造半导体设备的方法。在一个实施例中，用于制造半导体设备的方法包括在半导体基底的侦测器区域中蚀刻波导层以形成凹陷式波导层区段。脊部结构锗(Ge)...

本发明揭露一种栅极介电层保护，其利用耦接栅极介电层保护电路至风险晶体管而实现栅极介电层的保护。启动该保护电路以将该栅极介电层两端的电压VDIFF降至低于其击穿电压VBD。当侦测到静电放电事件时启动该保护电路。该保护电路提供保护或静电放电...

本发明涉及具有抗熔丝配置的晶体管设备及其形成方法，也就是提供一种具有抗熔丝配置的晶体管设备及形成该晶体管设备的方法。该示例性晶体管设备包括：半导体基板，包括有第一鳍片。第一绝缘层，覆盖于该半导体基板上并具有小于该第一鳍片的高度的厚度。该...

提供一种具有硅局部氧化的绝缘体上硅的集成电路及其制造方法。集成电路包括半导体衬底及多个浅沟槽隔离(STI)区，各区在半导体衬底的上表面之下延展至少第一深度。STI区电性隔离制造于半导体衬底中的装置。集成电路还包括晶体管，其包括置于半导体...

本发明涉及背栅极式非易失性内存单元，提出内存装置及其制作方法。内存装置包括衬底及形成于衬底之上的内存单元。内存单元包括单晶体管。单晶体管包括位于衬底之上作用为控制栅极的第一栅极，以及内嵌于衬底中作用为选择栅极的第二栅极。

本发明涉及晶圆堆栈防护密封件，揭示一种半导体晶圆堆栈及形成半导体装置的方法。该方法包括：提供有顶面及底面的第一及第二晶圆。该等晶圆包含边缘及非边缘区域，以及该第一晶圆包含形成于该非边缘区域中的数个装置。可在该第一晶圆的边缘区域形成第一防...

本发明涉及ESD保护电路，提出一种装置，该装置具有定义有装置区域的基板。该装置区域包含具有晶体管的ESD保护电路。该晶体管包含具有第一和第二侧的栅极、邻近该栅极的该第一侧而设置的第一扩散区域、以及离开该栅极的该第二侧的第二扩散区域。该装...

本发明涉及一种氟掺杂信道硅锗层，其中，所揭示的是用于在信道硅锗(cSiGe)层具有改良型接口粗糙度的P型信道金属氧化物半导体场效晶体管(PMOSFET)的形成方法以及所产生的装置。具体实施例可包括在衬底中指定作为信道区的区域，在所指定信...

本发明涉及具有积体被动组件的设备，提出多种半导体设备及形成半导体设备的方法。该半导体设备含有包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面。该半导体设备包含配置于该晶粒衬底的该第二主表面下的被动组件。该被动组件通过多个硅通孔(TSV...

一种具有贯穿硅中介/硅导孔应用的非易失性内存器件。本发明公开一种内存器件及形成该器件的方法。该器件包括：基板，具有阵列表面及非阵列表面；内存阵列，具有藉由在第一方向的第一导体及在第二方向的第二导体而互连的复数个内存单元。所述内存阵列配置...

本发明揭露一种ESD保护电路，及一种装置，包括基板，定义有装置区域，其特征在于，该装置区域具有至少具有第一及第二晶体管的ESD保护电路，其特征在于，各该晶体管包括栅极，具有第一侧及第二侧；第一扩散区域，位于邻近该栅极的该第一侧的该装置区...

本发明揭露一种栅极第一高介电常数金属栅极堆栈上无氧的快速热退火，其中，揭示一种改善临界电压(Vt)的半导体装置制造方法及所得的装置。具体实施例包含于衬底上形成高介电常数金属栅极堆栈；植入掺杂剂于衬底的主动区中；以及在氧气不超过30%的氮...

本发明涉及多次可编程的内存，所揭露的是一种装置。本装置包括基板及置于基板上的鳍型结构。鳍型结构作用为n个晶体管的共享基体。晶体管包括单独电荷储存层与栅极介电层。电荷储存层设置于鳍型结构的上部表面以及栅极介电层设置于鳍型结构的侧壁上。n=...

本文涉及一种具有整合型电力供应的装置，所揭露的是半导体装置及用于形成半导体装置的方法。半导体装置包含晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。半导体装置包含置于晶粒衬底的第二主表面下方的电力模块。电力模块是透过硅穿孔接点电耦合于晶粒。

本发明涉及一种使用多孔化表面用于制作堆栈结构的接合方法，其中，揭露有具有至少一多孔化表面的接合装置。多孔化工艺将纳米多孔性孔洞带进装置接合表面的微结构。多孔化材料的材料特性比非多孔化材料软。对于相同的接合条件，与非多孔化材料相比较，多孔...

本发明涉及一种无受闩锁影响的ESD保护。静电放电模块包括：静电放电电路及闩锁控制电路；该静电放电电路，具有接垫端及低电位电源端；该闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于ESD电路的闩锁输出端；第一操作模式与第二操作模式...