本发明专利技术公开了一种应用于LDO的摆率增强电路，所述摆率增强电路包括：PMOS管M0、M2、M4、M6、M8，NMOS管M1、M3、M5、M7、M9，偏置电流源I0和电容Cf。集成了该摆率增强电路的LDO，可以在不显著增加静态功耗的前提下，当LDO负载发生跳变时，快速检测输出端电压的变化，并对功率调整管的栅极进行瞬态调节，大大提高功率调整管栅极的电压摆率，从而提高LDO电路的瞬态响应。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种应用于LDO的摆率增强电路，所述摆率增强电路包括：PMOS管M0、M2、M4、M6、M8，NMOS管M1、M3、M5、M7、M9，偏置电流源I0和电容Cf。集成了该摆率增强电路的LDO，可以在不显著增加静态功耗的前提下，当LDO负载发生跳变时，快速检测输出端电压的变化，并对功率调整管的栅极进行瞬态调节，大大提高功率调整管栅极的电压摆率，从而提高LDO电路的瞬态响应。【专利说明】—种应用于LDO的摆率增强电路
本专利技术涉及电源管理
，尤其涉及一种应用于LDO的摆率增强电路。
技术介绍
智能手机、个人数字助理和手持设备等便携式设备，通常需要不同的电平对不同的模块进行供电。LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。LDO能将不断衰减的电池电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和射频模块的需要。传统的LDO电路如图1所示，Vout会在负载瞬态变化时产生尖峰，Vout重新恢复稳定需要一定的时间，要获得快速的负载瞬态响应，需要大的静态电流以提高对功率调整管栅极的充放电速度。而在便携式应用中需要尽量延长电池使用寿命，传统的LDO电路结构无法同时兼顾低的静态电流和快速的负载瞬态响应。因此，为了在不显著增加静态电流的情况下获得快速的瞬态响应，需要设计一款摆率增强电路用于改善其瞬态响应。
技术实现思路
本专利技术目的就是为了弥补已有技术的缺陷，提供一种应用于LDO的摆率增强电路。本专利技术是通过以下技术方案实现的:一种应用于LDO的摆率增强电路，包括有PMOS管Μ。、M2, M4, M6, M8, NMOS管MpM3'Μ5、Μ7、Μ9和电容Cf ;所述的电容Cf的一端为摆率增强电路的输入端，另一端分别与PMOS管M2的栅极、漏极、PMOS管M4的栅极、PMOS管M6的栅极以及NMOS管M3的漏极连接；PMOS管M2的源极分别与PMOS管Mtl的源极、PMOS管M4的源极、PMOS管M6的源极、PMOS管M8的源极相连，并连接外部输入电源VIN，PMOS管M2漏极连接NMOS管M3的漏极，PMOS管M2栅极连接PMOS管M4的栅极；PMOS管M4的漏极与NMOS管M5的漏极和NMOS管M9的栅极相连；NM0S管M5的栅极分别连接NMOS管M1的栅极、漏极、NMOS管M3的栅极、NMOS管M7的栅极；NMOS管M1漏极接PMOS管M0的漏极，NMOS管M1源级与NMOS管M3的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；NMOS管M3的栅极与NMOS管M5的栅极、NMOS管M1的栅极、NMOS管M7的栅极相连，NMOS管M3的源级与NMOS管M1的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；NMOS管M5的漏极与PMOS管M4的漏极和NMOS管M9的栅极相连，NMOS管M5源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；PMOS管M6的栅极与PMOS管M2和PMOS管M4的栅极相连，PMOS管M6的漏极与NMOS管M7的漏极和PMOS管M8的栅极相连，PMOS管M6源级与PMOS管MQ、PM0S管M2、PM0S管M4、PMOS管M8的源极相连，并连接外部输入电源Vin ；NMOS管M7的栅极与NMOS管M1的栅极、NMOS管M3的栅极、NMOS管M5的栅极相连，NMOS管M7的漏极与PMOS管M6的漏极和PMOS管M8的栅极相连，NMOS管M7的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M9的源级相连并接地；PMOS管M8的栅极与PMOS管M6和NMOS管M7的漏极相连，PMOS管M8的漏极与NMOS管M9的漏极相连，PMOS管M8的源级与PMOS管Μ。、PMOS管M2、PMOS管M4和PMOS管M6的源极相连，并连接外部输入电源Vin ；NMOS管M9的栅极与PMOS管M4的漏极和NMOS管M5的漏极相连，NMOS管M9的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M7的源级相连并接地，NMOS管M9的漏极与PMOS管M8的漏极相连并作为摆率增强电路的输出端；PMOS管M0的漏极接NMOS管M1的漏极，PMOS管M0的源级接外部输入电源VIN，PMOS管M0的栅极接外部偏置电压Vb。本专利技术的优点是:本专利技术采用了摆率增强技术，在LDO的负载瞬态跳变时，根据输出端Vwt的情况对功率调整管栅极进行瞬态调节，大大提高功率调整管栅极的摆率，从而提高LDO电路的瞬态响应，同时也提高了 LDO的输出精度。【专利附图】【附图说明】图1为传统的LDO结构示意图。图2为本专利技术的摆率增强电路结构示意图。图3为LDO结构示意图。图4为本专利技术的LDO的等效小信号电路图。【具体实施方式】如图2所示，一种应用于LDO的摆率增强电路，包括有PMOS管凡為為為為、匪03管Mp M3、M5、M7、M9和电容Cf ;所述的电容Cf的一端为摆率增强电路的输入端，另一端分别与PMOS管M2的栅极、漏极、PMOS管M4的栅极、PMOS管M6的栅极以及NMOS管M3的漏极连接；PMOS管M2的源极分别与PMOS管Mtl的源极、PMOS管M4的源极、PMOS管M6的源极、PMOS管M8的源极相连，并连接外部输入电源VIN，PMOS管M2漏极连接NMOS管M3的漏极，PMOS管M2栅极连接PMOS管M4的栅极；PMOS管M4的漏极与NMOS管M5的漏极和NMOS管M9的栅极相连；NMOS管M5的栅极分别连接NMOS管M1的栅极、漏极、NMOS管M3的栅极、NMOS管M7的栅极；NMOS管M1漏极接PMOS管M0的漏极，NMOS管M1源级与NMOS管M3的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；NMOS管M3的栅极与NMOS管M5的栅极、NMOS管M1的栅极、NMOS管M7的栅极相连，NMOS管M3的源级与NMOS管M1的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；NMOS管M5的漏极与PMOS管M4的漏极和NMOS管M9的栅极相连，NMOS管M5源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；PMOS管M6的栅极与PMOS管M2和PMOS管M4的栅极相连，PMOS管M6的漏极与NMOS管M7的漏极和PMOS管M8的栅极相连，PMOS管M6源级与PMOS管MQ、PM0S管M2、PM0S管M4、PMOS管M8的源极相连，并连接外部输入电源Vin ；NMOS管M7的栅极与NMOS管M1的栅极、NMOS管M3的栅极、NMOS管M5的栅极相连，NMOS管M7的漏极与PMOS管M6的漏极和PMOS管M8的栅极相连，NMOS管M7的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M9本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陈洋，程心，解光军，杨依忠，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。