近距离磁电阻成像传感器阵列制造技术

本发明专利技术公开了一个以磁场感应为基础的近距离磁电阻成像传感器阵列。此近距离磁电阻成像传感器阵列包括传感元件阵列和应用集成电路，还包括为传感元件阵列提供电源的电路，磁电阻感应元件阵列选择电路，信号放大电路，数字化，存储和微处理器。此外，所述传感元件阵列包括至少一个磁电阻传感元件。本发明专利技术通过优化应用集成电路和传感元件阵列的排布方式和使用可以减小媒介成像传感器阵列和媒介之间的距离的电连接技术，减小了媒介成像传感器阵列和媒介之间的距离，从而提高了现有的媒介成像传感器的分辨率。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一个以磁场感应为基础的近距离磁电阻成像传感器阵列。此近距离磁电阻成像传感器阵列包括传感元件阵列和应用集成电路，还包括为传感元件阵列提供电源的电路，磁电阻感应元件阵列选择电路，信号放大电路，数字化，存储和微处理器。此外，所述传感元件阵列包括至少一个磁电阻传感元件。本专利技术通过优化应用集成电路和传感元件阵列的排布方式和使用可以减小媒介成像传感器阵列和媒介之间的距离的电连接技术，减小了媒介成像传感器阵列和媒介之间的距离，从而提高了现有的媒介成像传感器的分辨率。【专利说明】近距离磁电阻成像传感器阵列
本专利技术涉及验钞、磁读头和成像等
，尤其涉及一种磁电阻成像传感器阵列和芯片级别的封装。
技术介绍
在纸张上高分辨率打点的物理区域的最大直径为25微米。一种电子图像检测仪从媒介中读取如此微小的图像，然后将图像转化为一个电信号，此电信号常常是数字数据格式，并且接下来，图像或者数据能被显示在屏幕上，或者被复制。缩印主要用于以下领域:印钞、复印、水印、纸质文件安全。这些领域的传感要求各不相同，这是因为数据能采用好几种格式，例如磁性油墨、光学油墨。此外，印刷格式也几乎没有限制，一个印刷文字或者目标可以在媒介上的任何地方，可以是任何形状，可以使用任何强度的油墨或者标记。媒介读取系统主要有两种:扫描读取系统和固定读取系统。固定读取系统可保持读者和媒介之间静止不动，例如，数码相机传感器阵列。扫描读取系统是通过将媒介相对于扫描读头移动来操作的，例如，平板扫描仪、信用卡读卡器以及大多数验钞机。在引进电子阅读器和扫描仪之前，并没多大必要使印刷物要比人眼所能看到的小。但是现在随着缩印和扫描技术的迅速发展，就有需求和机会来读取那些小于25微米的印刷物，并且现有的数字扫描的速度并不是很快，质量也不是很好。就所存储的扫描图像的质量而言，磁扫描落后于光学扫描。因此，就很需要具有更大空间分辨率的扫描磁头，也需要能提供高保真度的磁印刷图像的磁扫描系统，磁印刷图像的保真度受限于传感系统上元件的相对几何位置、扫描头上感应元件的数量以及图像的磁场沿多个坐标轴分布的需要。针对现有技术的磁电阻成像传感器的分辨率低的问题，本专利技术的目的是通过减小磁电阻成像传感器阵列与媒介间的间距来提高磁电阻成像传感器阵列的图像的空间分辨率。一个可以用来初略估计分辨两个不同的磁感应目标所需要的间距的参数是间距比例系数(spacing aspect ratio)。基于本专利技术的目的，间距比例系数(spacing aspect ratio)定义为:磁电阻成像传感器阵列与媒介的距离(A):两个磁感应目标的距离(B)。当间距比例系数(spacing aspect ratioXl:1时,成像容易；而当比例系数大于1:1时，来自于两相邻物体的的图像信号变的模糊起来，图像变得不容易分辨。通常的磁电阻成像传感器阵列从许多不同的地方接收相同的信号，当间距比例系数为(spacing aspect ratio) 10:1时，分辨率变的极低。此外，媒介的磁印记的信号的幅度与磁电阻成像传感器阵列和媒介的之间的距离呈1/A3关系，所以，当A很大时，不仅图像模糊，而且信噪比低。因此，有必要尽可能地减小的磁电阻成像传感器阵列与媒介间的间距。
技术实现思路
针对现有技术中存在的磁电阻成像传感器阵列与媒介间的间距大的问题，本专利技术实现减小磁电阻成像传感器阵列与媒介间的间距技术方案包括，优化应用集成电路和磁电阻成像传感元件阵列的排布方式，在传感元件阵列基片和ASIC基片的顶面和底面安装集成电路，用through-the-chip interconnections和其它可以减小磁电阻成像传感器阵列与媒介间的间距的技术取代现有技术中的接合焊盘，实现纵向电连接。位于传感元件阵列芯片或传感元件阵列基片上的接合焊盘，使磁电阻成像传感器阵列基片和保护壳底面之间的距离增加了 100-200 Mm的距离，接合焊盘上的提供保护和绝缘的点状物会进一步增加此距离，而保护壳的典型厚度是100-200Mffl。由此可见，本专利技术的新设计可以减少媒介和成像传感器阵列间的距离达50%。本专利技术的技术方案: 一种磁电阻成像传感器阵列，用于从载有磁印记的媒介上读取图像，其特征在于，包括一电子子装件，所述电子子装件包括 a)至少一个传感元件阵列，并且所述传感元件阵列包括至少一个磁电阻传感元件； b)至少一个传感元件阵列基片，每一个传感元件阵列位于一个传感元件阵列基片的顶面上，每一个所述的传感元件阵列基片还有一底面； c)一个感应平面，该感应平面穿过所述传感元件阵列的几何中心并平行于所述传感元件阵列基片的顶面； d)—个系统电路网络，该系统电路网络包括一个或多个与所述传感元件阵列电子连接的应用集成电路； 在向所述的媒介的方向，电子子装件有一平行于所述感应平面的最大延伸平面，所述感应平面与所述最大延伸平面之间形成最大延伸距离，通过使用减小所述最大延伸距离的所述集成电路和所述传感元件阵列基片的位置的排布和电连接，使所述最大延伸距离≤150Mm。优选地，所述多个应用集成电路部分或全部集成于ASIC基片的顶面和/或底面上。优选地，所述的ASIC基片位于其在功能上支持的所述传感元件阵列位于的所述传感元件阵列基片的所述底面的下方，一片所述ASIC基片支持任意数目的所述传感元件阵列。优选地，所述的ASIC基片与其在功能上支持的所述传感器元件子阵列位于的所述传感元件阵列基片并列放置于刚性支撑上；一片所述ASIC基片支持任意数目的所述传感元件阵列；所述ASIC基片的顶面低于所述感应平面。优选地，所述的多个应用集成电路部分或全部地集成于所述传感器元件阵列基片的顶面和/或底面上。优选地，所述系统电路网络包括基片电连接和/或焊接凸块，所述基片电连接和/或焊接凸块为所述系统电路网络提供部分或全部纵向电连接。优选地，所述的基片电连接提供的纵向电连接包括从所述传感元件阵列基片的所述的顶面到所述传感元件阵列基片的所述的底面和/或从所述ASIC基片的所述顶面到所述ASIC基片的所述底面的纵向电连接和/或从所述传感元件基片到所述ASIC基片的纵向电连接。优选地，包括电源和信号输出/输入器件，并且所述电源和信号输出/输入器件与所述系统电路网络有电连接。优选地，包括柔性印制电路和/或PCB ;所述柔性印制电路和/或所述PCB为所述系统电路网络提供所需的部分或全部电连接；所述电源和所述信号输出/输入器件形成于所述柔性印制电路和/或所述PCB上。优选地，所述电子子装件外面有外壳，所述外壳有一外壳顶面和一外壳底面；所述外壳底面与所述感应平面的最大距离< 150Mm。优选地，包括位于所述传感元件阵列基片下方的永磁体以及位于永磁体和所述传感元件阵列基片之间的磁偏置装置。优选地,所述磁电阻传感元件是TMR, AMR, GM和/或Hall传感元件。优选地，所述应用集成电路包括电源电路、电源选择开关、元件选择电路、差分放大电路、ADC电路、快速存储电路、图像存储电路、长期存储电路、MCU电路和输入/输出电路、数据分析、数据信号转换中的一种或几种。优选地，包括填充物，所述填充物在所述电子子装件上形成一层保护层，所述保护层与所述的电子子装件之间具有空本文档来自技高网...

【技术保护点】
一种磁电阻成像传感器阵列，用于从载有磁印记的媒介上读取图像， 其特征在于，包括一电子子装件，所述电子子装件包括a）至少一个传感元件阵列，并且所述传感元件阵列包括至少一个磁电阻传感元件；b）至少一个传感元件阵列基片，每一个传感元件阵列位于一个传感元件阵列基片的顶面上，每一个所述的传感元件阵列基片还有一底面；c）一个感应平面，该感应平面穿过所述传感元件阵列的几何中心并平行于所述传感元件阵列基片的顶面；d）一个系统电路网络，该系统电路网络包括一个或多个与所述传感元件阵列电子连接的应用集成电路；在向所述的媒介的方向，电子子装件有一平行于所述感应平面的最大延伸平面，所述感应平面与所述最大延伸平面之间形成最大延伸距离，通过使用减小所述最大延伸距离的所述集成电路和所述传感元件阵列基片的位置的排布和电连接，使所述最大延伸距离≤150µm。

【技术特征摘要】

【专利技术属性】
技术研发人员：马克·C·仝大，薛松生，詹姆斯·G·迪克，金英西，沈卫锋，
申请(专利权)人：江苏多维科技有限公司，
类型：发明
国别省市：江苏;32