一种金属氧化物半导体MOS晶体管结构，其包括：一个或一个以上隔离电介质结构，其安置于主体的半传导表面的选定位置处，所述隔离电介质结构界定所述表面的与其邻近的大体上矩形有效区，所述有效区具有在第一方向上延伸的第一和第二平行边缘，以及在垂直于所述第一方向的第二方向上延伸的第三和第四平行边缘；栅极电介质层，其安置于所述有效区的至少一部分上；以及栅极结构，其安置于所述有效区处的所述栅极电介质层的一部分上，所述栅极结构延伸到隔离电介质结构上邻近于所述有效区，且所述栅极结构包括：中央部分，其安置于所述有效区上且在所述第二方向上延伸；以及与所述中央部分邻接的第一和第二末端部分，每一末端部分安置于隔离电介质结构上邻近于所述有效区，所述第一和第二末端部分分别与所述有效区的所述第一和第二边缘重叠；所述有效区的源极和漏极区，其安置于所述中央部分的相对侧上，各自被掺杂为与下伏于所述栅极结构的所述有效区的沟道区的一部分相反的导电类型；其中所述邻接的第一和第二末端部分中的每一者也与所述有效区的所述第三和第四边缘重叠。
【技术实现步骤摘要】
【专利摘要】本专利技术揭示具有减少的亚阈值传导的金属氧化物半导体MOS晶体管，以及其制造方法。在这些晶体管中制造具有某一形状和尺寸的晶体管栅极结构以从隔离电介质结构与晶体管有效区域之间的界面重叠到有效区上。最小沟道长度传导因此在隔离到有效界面处不可用，而是大体上加长了沿着所述界面的沟道长度，从而减少断开状态传导。【专利说明】用于改进的亚阈值MOSFET性能的I形栅极电极相关申请案的交叉参考_2] 关于联邦赞助的研究或开发的申明
技术介绍
本专利技术处于集成电路领域。本专利技术的实施例更具体地针对金属氧化物半导体(MOS)晶体管。许多现代电子装置和系统现在包含相当强的计算能力来对广泛范围的功能和有用的应用进行控制和管理。如此项技术中基本的，实现晶体管和其它固态装置的结构的物理特征大小的大小的减小实现了每单位“芯片”面积更多的电路功能的更大集成，或相反地，给定电路功能消耗更小的芯片面积。由于此微型化趋势，给定成本的集成电路的能力已极大地提闻。如此项技术中基本的，MOS晶体管理想上在低于晶体管阈值电压的栅极-源极电压下传导非常低的漏极电流。由MOS晶体管在漏极-源极偏压下但在低于阈值电压的栅极电压下传导的漏极电流一股在数字电路中并不合意，尤其在对电力消耗敏感的应用中，例如移动装置、可植入医疗装置和其它靠电池供电的系统。近年来，例如电压参考电路等某些模拟电路实施通过设计被偏置在亚阈值区中的MOS晶体管，以便在低电力供应电压下传导低电平的电流，同时仍提供稳定的输出参考电压。在这些电路应用中的每一者中，需要最小的亚阈值传导。MOS晶体管的另一非理想特性在此项技术中被称作“ Ι/f ”噪声，或“闪烁”噪声，其涉及装置漏极电流中的频率相依随机变化。闪烁噪声一股在强反相(饱和)和弱反相(亚阈值)两者下出现在MOS晶体管中。MOS晶体管闪烁噪声表现为电路性能与设计的偏差。举例来说，信号处理和通信背景中的闪烁噪声表现为相位噪声(即，周期性信号的相位中的随机波动)，或当在时域中表达时是“抖动”。已观察到，具有亚阈值偏置的MOS晶体管的模拟电路尤其容易发生闪烁噪声。近年来的半导体技术的进步已经使得能够将最小装置特征大小(例如，栅极电极的宽度)缩减到深度子微米范围。现有技术MOS晶体管栅极宽度现在是四分之一微米级。尤其在这些子微米装置中，通过通常被称作反向窄宽度效应(“INWE”)的机制使亚阈值行为降级，其中阈值电压随着更窄的沟道宽度而变得更低。已经观察到，此效应集中在晶体管沟道的边缘处，尤其在下伏于栅极电极的有效-场边缘处。图1a和Ib说明容易受到INWE影响的常规η沟道MOS晶体管2的构造。晶体管2形成于半导体衬底4的表面的有效区处，所述有效区被隔离电介质结构5围绕。在图1a的平面图中，源极/漏极区6是此有效区的可见部分，其还包含下伏于栅极结构8的衬底4的表面。通常由多晶硅、金属，或导电性金属化合物形成的栅极结构8在有效区的表面处覆盖栅极电介质7 (图1b)，且延伸到隔离电介质结构5中。栅极电介质7通常由二氧化硅、氮化硅、以上两者的组合形成，或者在一些情况下，由例如氧化铪等“高k”材料形成。如此项技术中基本的，晶体管2的沟道区是由下伏于源极区与漏极区6之间的栅极结构8的有效区的那些位置界定。对于此η沟道实例，源极/漏极区6在ρ型衬底4的表面处被重度掺杂η型部分，相对于栅极结构8以自对准的方式形成。下伏于栅极结构8的沟道区保持ρ型。在此实例中，晶体管2具有相对于其沟道长度的宽沟道区，如由栅极结构8的延伸越过有效区的四个分段所建立。栅极结构8的这四个分段通过覆盖隔离电介质结构5的连续末端区而并行连接。因此，源极/漏极区6的交替者分别对应于晶体管2的源极和漏极。因此，晶体管2中的源极/漏极传导在垂直于栅极结构8的较长轴的方向上行进，在此实例中通过沟道CH来展示。接触位置9展示于图la中，通过所述接触位置，上覆的金属导体可以常规方式接触源极/漏极区6和栅极结构2。图lb通过在衬底4和隔离电介质结构5的表面处、下伏于栅极结构8的晶体管沟道的边缘处的有效区之间的界面取得的横截面图来说明晶体管2中的INWE机制的起因。在进入和离开图lb的页面的方向上传导源极/漏极电流。在此实例中，隔离电介质结构5是在此项技术中被称作浅沟槽隔离(STI)的类型。常规上通过以下方式来形成STI结构:在选定位置处将凹部蚀刻到衬底的表面中；将例如二氧化硅等电介质材料沉积到那些所蚀刻的凹部中；以及随后移除多余的所沉积的电介质(例如，通过化学-机械抛光)以用相邻有效区的表面将STI结构的表面平面化。归因于常规工艺的影响，栅极电介质7的一致性上的偏差可存在于有效区与其邻近的隔离电介质结构5之间的界面IF处。出于此描述的目的，图lb以夸示的方式说明此偏差。更具体来说，进入下伏结构中的凹部形成于界面IF处，且被栅极电介质7和栅极结构8填充。栅极电介质7通常在界面IF处的此凹部中与膜的其余部分相比是局部薄的。此偏差在晶体管2的电特性中常常表现为较低的传导阈值，S卩，在给定栅极-源极电压下，与晶体管2的沟道的其余部分相比之下的较低的阈值电压和较高的电流密度。此较低的传导阈值据信是归因于界面IF处的较薄的栅极电介质7，且还由于随着栅极结构8浸入凹部中的那个位置而引起的“栅极卷绕”效应。传导阈值的降低在此项技术中还被称作“双峰”效应。与其它隔离技术(例如，硅的局部氧化，或“L0C0S”)相比，已经观察到此效应在用STI隔离构造的集成电路中更普遍。因为此边缘效应更强烈地影响具有较短物理栅极宽度的晶体管，所以将电性能上的所得的降级归类为INWE行为的结果。在电路实施方案中，以若干方式在性能降级中反映有效区与隔离电介质结构5之间的界面IF处的过早边缘传导。过程的沟道边缘处的增加的电流密度和较低的阈值电压表现为较高水平的亚阈值传导，尤其在高温下。与晶体管沟道的主要部分中的亚阈值传导不同，已观察到此边缘传导具有比沟道的主要部分低的主体-效应系数。结果，施加到晶体管主体(即，其中形成晶体管2的阱区，或衬底自身，视情况而定)的增加的反向偏压将减小沟道的主要部分中的亚阈值传导，但将具有相对于边缘传导的小得多的效应，从而允许在那个偏压条件下过早的边缘传导支配晶体管2的亚阈值传导的水平。以归因于此机制在沟道边缘处具有较低的传导阈值的晶体管构造的模拟电路也展现出高水平的闪烁噪声，尤其在低栅极电压处且在施加反向偏压下。归因于以上所描述的边缘效应而引起的断开状态泄漏在众多晶体管之间展现出相对高的变化。此较大的装置-装置变化归因于此机制的性质而是有些固有的，其中显著部分的亚阈值沟道电流在界面IF的较差受控的沟道边缘处传导。此支配在亚阈值栅极偏压下且在施加到主体节点的反向偏压下尤其明显，因为穿过主沟道的电流在那些条件下有所减小。例如化学机械平面化(CMP)和湿氧化物蚀刻等工艺通常具有较高的工艺变化，从而使INWE机制随机化，且因此导致给定的集成电路中的晶体管之间的显著失配。这些装置失配在依赖于装置特性的良好匹配的那些模拟电路中尤其是问题，例如低功率带隙电压参考电路，如约利(Joly)等人的“对在亚阈值区域中设计的低功率带隙的输出电压分散的温度和峰效应影响(Temperature and Hum本文档来自技高网...
【技术保护点】
一种金属氧化物半导体MOS晶体管结构，其包括：一个或一个以上隔离电介质结构，其安置于主体的半传导表面的选定位置处，所述隔离电介质结构界定所述表面的与其邻近的大体上矩形有效区，所述有效区具有在第一方向上延伸的第一和第二平行边缘，以及在垂直于所述第一方向的第二方向上延伸的第三和第四平行边缘；栅极电介质层，其安置于所述有效区的至少一部分上；以及栅极结构，其安置于所述有效区处的所述栅极电介质层的一部分上，所述栅极结构延伸到隔离电介质结构上邻近于所述有效区，且所述栅极结构包括：中央部分，其安置于所述有效区上且在所述第二方向上延伸；以及与所述中央部分邻接的第一和第二末端部分，每一末端部分安置于隔离电介质结构上邻近于所述有效区，所述第一和第二末端部分分别与所述有效区的所述第一和第二边缘重叠；所述有效区的源极和漏极区，其安置于所述中央部分的相对侧上，各自被掺杂为与下伏于所述栅极结构的所述有效区的沟道区的一部分相反的导电类型；其中所述邻接的第一和第二末端部分中的每一者也与所述有效区的所述第三和第四边缘重叠。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：阿米塔瓦·查特吉，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。